1. Електронний архів ДонНТУ м.Покровськ
  2. Наукові видання ДонНТУ
  3. Наукові періодичні видання
  4. Серія: Інформатика, кібернетика та обчислювальна техніка
  5. Випуск 39
Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал: https://ea.donntu.edu.ua/jspui/handle/123456789/15910
Повний запис метаданих
Поле DCЗначенняМова
dc.contributor.authorАндрюхин, А.И.-
dc.contributor.authorТерещук, Д.С.-
dc.contributor.authorAndruckin, A.I.-
dc.contributor.authorTereshuk, D.S.-
dc.date.accessioned2012-11-12T10:06:55Z-
dc.date.available2012-11-12T10:06:55Z-
dc.date.issued2002-
dc.identifier.citationНаукові праці Донецького національного технічного університету, серія «Інформатика, кібернетика та обчислювальна техніка»,випуск 39, Донецк, ДонНТУ, 2002en_US
dc.identifier.urihttp://ea.donntu.edu.ua/handle/123456789/15910-
dc.descriptionThe transistors which are added into the device to simulate the different kind delays are described. Structural method is to suggested to be used for switch-level simulation of MOS structures taking into account the delays of transistors.en_US
dc.publisherДонНТУen_US
dc.subjectStructural methoden_US
dc.subjectthe delays of transistorsen_US
dc.subjectStructural methoden_US
dc.subjectТранзисторыen_US
dc.subjectСтруктурный методen_US
dc.subjectзадержки транзисторовen_US
dc.titleСТРУКТУРНЫЙ МЕТОД УЧЕТА ВРЕМЕННЫХ ЗАДЕРЖЕК ПРИ ЛОГИЧЕСКОМ МОДЕЛИРОВАНИИ МОП-СТРУКТУР НА ПЕРЕКЛЮЧАТЕЛЬНОМ УРОВНЕen_US
dc.title.alternativeStructural method of the account of delays for logic simulation of MOS-structures at a switching level.en_US
dc.typeArticleen_US
Розташовується у зібраннях:Випуск 39

Файли цього матеріалу:
Файл Опис РозмірФормат 
14-20.pdf4,39 MBAdobe PDFПереглянути/Відкрити
Показати базовий опис матеріалу Перегляд статистики


Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.