1. Електронний архів ДонНТУ м.Покровськ
  2. Наукові видання ДонНТУ
  3. Наукові періодичні видання
  4. Серія: Інформатика, кібернетика та обчислювальна техніка
  5. Випуск 39
Please use this identifier to cite or link to this item: https://ea.donntu.edu.ua/jspui/handle/123456789/15910
Title: СТРУКТУРНЫЙ МЕТОД УЧЕТА ВРЕМЕННЫХ ЗАДЕРЖЕК ПРИ ЛОГИЧЕСКОМ МОДЕЛИРОВАНИИ МОП-СТРУКТУР НА ПЕРЕКЛЮЧАТЕЛЬНОМ УРОВНЕ
Other Titles: Structural method of the account of delays for logic simulation of MOS-structures at a switching level.
Authors: Андрюхин, А.И.
Терещук, Д.С.
Andruckin, A.I.
Tereshuk, D.S.
Keywords: Structural method
the delays of transistors
Structural method
Транзисторы
Структурный метод
задержки транзисторов
Issue Date: 2002
Publisher: ДонНТУ
Citation: Наукові праці Донецького національного технічного університету, серія «Інформатика, кібернетика та обчислювальна техніка»,випуск 39, Донецк, ДонНТУ, 2002
Description: The transistors which are added into the device to simulate the different kind delays are described. Structural method is to suggested to be used for switch-level simulation of MOS structures taking into account the delays of transistors.
URI: http://ea.donntu.edu.ua/handle/123456789/15910
Appears in Collections:Випуск 39

Files in This Item:
File Description SizeFormat 
14-20.pdf4,39 MBAdobe PDFView/Open
Show full item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.