Донецький національний технічний університет
Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
https://ea.donntu.edu.ua/jspui/handle/123456789/16262| Назва: | ПАРАЛЛЕЛЬНОЕ РАЗБИЕНИЕ ГРАФОВ ДЛЯ ЛОГИЧЕСКОГО МОДЕЛИРОВАНИЯ ЦИФРОВЫХ УСТРОЙСТВ |
| Інші назви: | Parallel graph partitioning for logic simulation of digital devices. |
| Автори: | Ладыженский, Ю.В. Чнкунов, П.А. Ladyzhensky, Y.V. Chikunov, Р.А. |
| Ключові слова: | logic simulations software system parallel graph логическое моделирование цифровые устройства параллельные алгоритмы |
| Дата публікації: | 2002 |
| Видавництво: | ДонНТУ |
| Бібліографічний опис: | Наукові праці Донецького національного технічного університету. Серія: “Обчислювальна техніка та автоматизація”. Випуск 38 — Донецьк: ДонНТУ, 2002 |
| Опис: | Parallel graph partition problems are considered for logic simulations. The Formulations of problems are given. Descriptions of some parallel graph partitioning algorithms arc Considt A hierarchical scheme to combine results of algorithms is considered. A software system for parallel graph partitions is described. |
| URI (Уніфікований ідентифікатор ресурсу): | http://ea.donntu.edu.ua/handle/123456789/16262 |
| Розташовується у зібраннях: | Випуск 38 |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| 198-204.pdf | 5,02 MB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.