1. Електронний архів ДонНТУ м.Покровськ
  2. Наукові видання ДонНТУ
  3. Наукові періодичні видання
  4. Серія: Обчислювальна техніка та автоматизація
  5. Випуск 38
Please use this identifier to cite or link to this item: https://ea.donntu.edu.ua/jspui/handle/123456789/16262
Title: ПАРАЛЛЕЛЬНОЕ РАЗБИЕНИЕ ГРАФОВ ДЛЯ ЛОГИЧЕСКОГО МОДЕЛИРОВАНИЯ ЦИФРОВЫХ УСТРОЙСТВ
Other Titles: Parallel graph partitioning for logic simulation of digital devices.
Authors: Ладыженский, Ю.В.
Чнкунов, П.А.
Ladyzhensky, Y.V.
Chikunov, Р.А.
Keywords: logic simulations
software system
parallel graph
логическое моделирование
цифровые устройства
параллельные алгоритмы
Issue Date: 2002
Publisher: ДонНТУ
Citation: Наукові праці Донецького національного технічного університету. Серія: “Обчислювальна техніка та автоматизація”. Випуск 38 — Донецьк: ДонНТУ, 2002
Description: Parallel graph partition problems are considered for logic simulations. The Formulations of problems are given. Descriptions of some parallel graph partitioning algorithms arc Considt A hierarchical scheme to combine results of algorithms is considered. A software system for parallel graph partitions is described.
URI: http://ea.donntu.edu.ua/handle/123456789/16262
Appears in Collections:Випуск 38

Files in This Item:
File Description SizeFormat 
198-204.pdf5,02 MBAdobe PDFView/Open
Show full item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.