Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
https://ea.donntu.edu.ua/jspui/handle/123456789/983
Повний запис метаданих
Поле DC | Значення | Мова |
---|---|---|
dc.contributor.author | Баркалов, А.А. | - |
dc.contributor.author | Красичков, А.А. | - |
dc.contributor.author | Мирошкин, А.Н. | - |
dc.date.accessioned | 2011-04-22T09:05:35Z | - |
dc.date.available | 2011-04-22T09:05:35Z | - |
dc.date.issued | 2010 | - |
dc.identifier.citation | Наукові праці Донецького національного технічного університету. Серiя «Проблеми моделювання та автоматизації проектування» (МАП-2010). Випуск: 8 (168) - Донецьк: ДонНТУ. - 2010. – 199 с. | en_US |
dc.identifier.issn | 2074-7888 | - |
dc.identifier.uri | http://ea.donntu.edu.ua/handle/123456789/983 | - |
dc.description.abstract | В статье предложен метод синтеза для композиционных микропрограммных устройств управления с разделением кодов и модификацией операторных линейных цепей граф-схемы алгоритма управления. Метод направлен на уменьшение аппаратурных затрат (LUT-элементов базиса FPGA) при реализации устройства. Уменьшение сложности схемы блока адресации микрокоманд достигается за счет введения дополнительных операторных вершин, содержащих коды классов псевдоэквивалентных операторных линейных цепей. Приведены условия целесообразности и пример применения данного метода. Synthesis method for compositional microprogram control unit with code sharing and modification of operational linear chains is proposed in the article. Method is directed at hardware amount (LUT-elements of FPGA basis) decrease when realizing control unit. Complexity decrease of block of microinstruction addressing is reached by additional vertices with pseudoequivalent operational linear chain class code implementation. Conditions of usage appropriateness of proposed method are given. Method usage description is conducted by the example. | en_US |
dc.language.iso | other | en_US |
dc.publisher | Донецький національний технічний університет | en_US |
dc.relation.ispartofseries | Проблеми моделювання та автоматизації проектування; | - |
dc.subject | устройство управления | en_US |
dc.subject | разделение кодов | en_US |
dc.subject | алгоритм | en_US |
dc.subject | FPGA | en_US |
dc.subject | control unit | en_US |
dc.subject | code sharing | en_US |
dc.subject | algorithm | en_US |
dc.title | МОДИФИКАЦИЯ МЕТОДА СИНТЕЗА КОМПОЗИЦИОННОГО УСТРОЙСТВА УПРАВЛЕНИЯ ДЛЯ РЕАЛИЗАЦИИ В БАЗИСЕ FPGA | en_US |
dc.type | Article | en_US |
Розташовується у зібраннях: | Випуск 8 (168) Наукові публікації кафедри комп'ютерної інженерії |
Файли цього матеріалу:
Файл | Опис | Розмір | Формат | |
---|---|---|---|---|
МОДИФИКАЦИЯ МЕТОДА СИНТЕЗА КОМПОЗИЦИОННОГО УСТРОЙСТВА УПРАВЛЕНИЯ ДЛЯ РЕАЛИЗАЦИИ В БАЗИСЕ FPGA.pdf | 577,48 kB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.