Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал: https://ea.donntu.edu.ua/jspui/handle/123456789/6448
Повний запис метаданих
Поле DCЗначенняМова
dc.contributor.authorБаркалов, А.А.-
dc.contributor.authorЗеленёва, И.Я.-
dc.contributor.authorЛаврик, А.С.-
dc.date.accessioned2012-03-02T13:24:26Z-
dc.date.available2012-03-02T13:24:26Z-
dc.date.issued2008-07-04-
dc.identifier.citationБаркалов А.А., Зеленёва И.Я., Лаврик А.С. Использование особенностей ПЛИС для оптимизации схемы устройства управления// Наукові праці Донецького національного технічного університету, серія «Інформатика, кібернетика та обчислювальна техніка»,вып. 9 (132), Донецк, ДонНТУ, 2008. – С.178-182.en_US
dc.identifier.issn1996-1588-
dc.identifier.urihttp://ea.donntu.edu.ua/handle/123456789/6448-
dc.description.abstractThe method of hardware reduction is proposed oriented on compositional microprogram control units and CPLD chips. The method is based on a wide fan-in of PAL macrocells allowing using more than one source of microinstruction address. Such approach permits to minimize the number of PAL macrocells used for transformation of microinstruction address. Conditions for this method application and example of its application are givenen_US
dc.publisherДонецкий национальный технический университетen_US
dc.subjectустройства управленияen_US
dc.subjectоптимизацияen_US
dc.subjectПЛИСen_US
dc.titleИспользование особенностей ПЛИС для оптимизации схемы устройства управленияen_US
dc.title.alternativeApplication of PLD features for optimization of the control unit logical circuien_US
dc.typeArticleen_US
Розташовується у зібраннях:Випуск 9 (132)

Файли цього матеріалу:
Файл Опис РозмірФормат 
08baasuu.pdf144,23 kBAdobe PDFПереглянути/Відкрити


Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.