Донецький національний технічний університет
Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
https://ea.donntu.edu.ua/jspui/handle/123456789/3704Повний запис метаданих
| Поле DC | Значення | Мова |
|---|---|---|
| dc.contributor.author | Barkalov, A.A. | - |
| dc.contributor.author | Zelenyova, I.Y. | - |
| dc.contributor.author | Kovalyov, S.A. | - |
| dc.contributor.author | Lavrik, A.S. | - |
| dc.date.accessioned | 2012-01-08T11:57:48Z | - |
| dc.date.available | 2012-01-08T11:57:48Z | - |
| dc.date.issued | 2012-01-08 | - |
| dc.identifier.uri | http://ea.donntu.edu.ua/handle/123456789/3704 | - |
| dc.description.abstract | The method of hardware reduction is proposed oriented on compositional microprogram control units and CPLD chips. The method is based on a wide fan-in of PAL macrocells allowing using more than one source of microinstruction address. Such approach permits to minimize the number of PAL macrocells used for transformation of microinstruction address. Conditions for this method application and example of its application are given. | en_US |
| dc.language.iso | en | en_US |
| dc.subject | compositional microprogram control unit | en_US |
| dc.subject | operational linear chain | en_US |
| dc.subject | microintruction | en_US |
| dc.subject | address transformation | en_US |
| dc.title | OPTIMIZATION OF CONTROL UNIT BASED ON PECULIARITIES OF CPLD | en_US |
| dc.type | Article | en_US |
| Розташовується у зібраннях: | Наукові публікації кафедри комп'ютерної інженерії | |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| Sevastopol.doc | 426,5 kB | Microsoft Word | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.