Донецький національний технічний університет
Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
https://ea.donntu.edu.ua/jspui/handle/123456789/15153Повний запис метаданих
| Поле DC | Значення | Мова |
|---|---|---|
| dc.contributor.author | Аношин, К.В. | - |
| dc.contributor.author | Бибило, П.Н. | - |
| dc.contributor.author | Anoshin, К V. | - |
| dc.contributor.author | Biblto, P.N. | - |
| dc.date.accessioned | 2012-09-28T12:43:10Z | - |
| dc.date.available | 2012-09-28T12:43:10Z | - |
| dc.date.issued | 1999 | - |
| dc.identifier.citation | Наукові праці Донецького національного технічного університету, серія «Інформатика, кібернетика та обчислювальна техніка»,випуск 6, Донецк, ДонНТУ, 1999 | en_US |
| dc.identifier.uri | http://ea.donntu.edu.ua/handle/123456789/15153 | - |
| dc.description | The methodology of programmable logic arrays (PLA) area minimization is described. The methodology consists in exchange of original PLA for the net of PLAs, for which area minimization that uses column folding based on factorization is realized The heuristic algorithm realizing the given methodology is described The efficiency of the chosen approach for PLA area minimization is validated by the experiments. | en_US |
| dc.publisher | ДонНТУ | en_US |
| dc.subject | PLA area | en_US |
| dc.subject | logic arrays | en_US |
| dc.subject | heuristic algorithm | en_US |
| dc.title | ДЕКОМПОЗИЦИЯ ПЛМ В ОДНОУРОВНЕВУЮ СЕТЬ СВЕРНУТЫХ ПЛМ | en_US |
| dc.title.alternative | PLA decomposition into single-level net of folded PLAs | en_US |
| dc.type | Article | en_US |
| Розташовується у зібраннях: | Випуск 6 | |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| 180-185.pdf | 4,36 MB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.