Донецький національний технічний університет
Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
https://ea.donntu.edu.ua/jspui/handle/123456789/8114| Назва: | Уменьшение аппаратурных затрат схемы МПА Мура при реализации в базисе CPLD |
| Інші назви: | Optimization circuit of Moore FSM realization on CPLD |
| Автори: | Цололо, С.А. |
| Ключові слова: | CPLD аппаратурные затраты программируемые логические устройства |
| Дата публікації: | 4-лип-2008 |
| Видавництво: | Донецкий национальный технический университет |
| Бібліографічний опис: | Цололо С.А. Уменьшение аппаратурных затрат схемы МПА Мура при реализации в базисе CPLD// Наукові праці Донецького національного технічного університету, серія «Інформатика, кібернетика та обчислювальна техніка»,вып. 9 (132), Донецк, ДонНТУ, 2008. – С.211-214. |
| Короткий огляд (реферат): | Method of Moore’s circuit optimization is proposed. Method based on features of CPLD architecture and Moore’s FSM model. An example of application of proposed method is given |
| URI (Уніфікований ідентифікатор ресурсу): | http://ea.donntu.edu.ua/handle/123456789/8114 |
| ISSN: | 1996-1588 |
| Розташовується у зібраннях: | Випуск 9 (132) |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| 08tsarbc.pdf | 124,64 kB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.