Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
https://ea.donntu.edu.ua/jspui/handle/123456789/24259
Назва: | Реализация режима агрегации каналов сетевого интерфейса в мо- дульных многопроцессорных вычислительных системах |
Інші назви: | REALIZATION OF MODE OF AGGREGATING OF DUCTINGS OF NETWORK INTERFACE IS IN MODULE MULTIPROCESSOR COMPUTER SYSTEMS РЕАЛІЗАЦІЯ РЕЖИМУ АГРЕГАЦІЇ КАНАЛІВ МЕРЕЖЕВОГО ІНТЕРФЕЙСУ В МОДУЛЬ- НИХ БАГАТОПРОЦЕСОРНИХ ОБЧИСЛЮ- ВАЛЬНИХ СИСТЕМАХ |
Автори: | Башков, Е.А. Иващенко, В.П. Швачич, Г.Г. BASHKOV, Е.А. IVASHCHENKO, V.P. SHVACHYCH, G.G. БАШКОВ, Є.О. ІВАЩЕНКО, В.П. |
Ключові слова: | багатопроцесорна обчислювальна система мережевий інтерфейс ефективність розпаралелювання прискорення обчислень комутатор multiprocessor computer system network interface efficiency of disparalleling acceleration of calculations switchboar многопроцессорная вычислительная система сетевой интерфейс эффективность распараллеливания ускорение вычислений коммутатор |
Дата публікації: | 2012 |
Видавництво: | Донецкий национальний технический университет |
Бібліографічний опис: | Наукові праці Донецького національного технічного університету, серія «Інформатика, кібернетика та обчислювальна техніка»,вып. 15 (203), Донецк, ДонНТУ, 2012 |
Короткий огляд (реферат): | Статья посвящена проблеме повышения эффективности многопроцессорных кластерных систем за счет реорганизации архитектуры ее сетевого интерфейса. Предложенный подход позволил существенно уменьшить время граничного обмена данных между вычислительными узлами кластерной системы, что дает возможность не только повысить эффективность распараллеливания, но и существенно уменьшить время вычислений. |
Опис: | The article is devoted to the problem for increasing of the multiprocessor cluster system’s efficiency at the expense of reorganization touching upon the architecture of its network interface. The suggested approach allowed to decrease substantially the time of boundary exchange of data between calculating units of a cluster system, that gives opportunity not to increase the efficiency of disparalleling but also to decrease substantially the time of calculations. |
URI (Уніфікований ідентифікатор ресурсу): | http://ea.donntu.edu.ua/handle/123456789/24259 |
Розташовується у зібраннях: | Випуск 15(203) |
Файли цього матеріалу:
Файл | Опис | Розмір | Формат | |
---|---|---|---|---|
p017.pdf | 608,37 kB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.