Donetsk National Technical University
Please use this identifier to cite or link to this item:
https://ea.donntu.edu.ua/jspui/handle/123456789/2859| Title: | Уменьшение аппаратурных затрат схемы МПА Мура при реализации в базисе CPLD |
| Authors: | Цололо, С.А. |
| Keywords: | МПА Мура CPLD схема автомат уменьшение аппаратурные затраты |
| Issue Date: | 2008 |
| Series/Report no.: | Научные труды ДонНТУ. Серия "Информатика, кибернетика и вычислительная техника". Выпуск 9 (132), 2008; |
| Abstract: | Method of Moore’s circuit optimization is proposed. Method based on features of CPLD architecture and Moore’s FSM model. An example of application of proposed method is given. |
| URI: | http://ea.donntu.edu.ua/handle/123456789/2859 |
| Appears in Collections: | Наукові публікації кафедри комп'ютерної інженерії |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| 2008, 03 (Donetsk, PMI).pdf | 2,35 MB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.