Зменшення витрат апаратури при реалізації схеми автомата Мура на гібридних FPGA

Abstract

У роботі пропонується метод зменшення витрат апаратури у схемі мікропроцесорного автомату(МПА) Мура при реалізації в базисі гібридних FPGA. Метод використовує особливості МПА Мура і елементного базису FPGA та заснований на використанні двох джерел класів псевдоеквівалентних станів завдяки великій кількості входів вбудованих елементів PLA в сучасних гібридних FPGA.