Донецький національний технічний університет
Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
https://ea.donntu.edu.ua/jspui/handle/123456789/8685Повний запис метаданих
| Поле DC | Значення | Мова |
|---|---|---|
| dc.contributor.author | Ладыженский Ю.В. | - |
| dc.contributor.author | Тесленко Г.А. | - |
| dc.date.accessioned | 2012-03-14T19:09:17Z | - |
| dc.date.available | 2012-03-14T19:09:17Z | - |
| dc.date.issued | 2006-05 | - |
| dc.identifier.citation | Ladyzhensky Y.V., Teslenko G.A. Hardware methods to increase of algorithms for distributed logic simulation. // Proceeding of IEEE East-West Design & Test Workshop (EWDTW’06). Sochi, September 15-19, 2006. 484p. –pp.385 | en_US |
| dc.identifier.other | УДК 681.3 | - |
| dc.identifier.uri | http://ea.donntu.edu.ua/handle/123456789/8685 | - |
| dc.description.abstract | The subject of research is methods of hardware implementation of synchronization algorithms for a distributed logical simulation. The main idea is a creation of a structural model from a set of functional units. This provides equivalent mapping algorithms for a computational processes and data processing operations. | en_US |
| dc.publisher | Харьковский национальный университет радиоэлектроники | en_US |
| dc.subject | distributed logic simualtion | en_US |
| dc.subject | hardware acceleration | en_US |
| dc.title | Hardware methods to increase of algorithms for distributed logic simulation | en_US |
| Розташовується у зібраннях: | Публікації у збірниках праць конференцій | |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| EWDTW'06_Teslenko Sochi 2006.pdf | 70,64 kB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.