Донецький національний технічний університет
Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
https://ea.donntu.edu.ua/jspui/handle/123456789/8670Повний запис метаданих
| Поле DC | Значення | Мова |
|---|---|---|
| dc.contributor.author | Ладыженский, Ю.В. | - |
| dc.contributor.author | Тесленко, Г.А. | - |
| dc.date.accessioned | 2012-03-14T18:41:18Z | - |
| dc.date.available | 2012-03-14T18:41:18Z | - |
| dc.date.issued | 2006-03-03 | - |
| dc.identifier.isbn | 966-7809-61-7 | - |
| dc.identifier.uri | http://ea.donntu.edu.ua/handle/123456789/8670 | - |
| dc.description.abstract | Предметом исследований являются методы организации процессоров для реализации алгоритмов синхронизации распределенного логического моделирования. Основная идея заключается в создании из функциональных блоков структурной модели, обеспечивающей эквивалентное отображение алгоритмов синхронизации вычислительного процесса и обработки данных | en_US |
| dc.language.iso | other | en_US |
| dc.publisher | Запорожский национальный технический университет | en_US |
| dc.subject | распределенное логическое моделирование | en_US |
| dc.title | Структурная организация процессора для распределенного логического моделирования | en_US |
| dc.type | Article | en_US |
| Розташовується у зібраннях: | Публікації у збірниках праць конференцій | |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| Ladyzhensky_Teslenko Zaporojie 2006.pdf | 87,58 kB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.