Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал: https://ea.donntu.edu.ua/jspui/handle/123456789/3717
Повний запис метаданих
Поле DCЗначенняМова
dc.contributor.authorБаркалов-
dc.contributor.authorЛаврик-
dc.contributor.authorСтародубцева-
dc.date.accessioned2012-01-08T13:16:32Z-
dc.date.available2012-01-08T13:16:32Z-
dc.date.issued2012-01-08-
dc.identifier.urihttp://ea.donntu.edu.ua/handle/123456789/3717-
dc.description.abstractВ статье предложен метод синтеза для автомата Мура с унитарным кодирование состояний. Метод направлен на увеличение быстродействия устройства за счёт представления управляющего автомата в виде сети Петри, что допускает наличие параллельно выполняющихся блоков алгоритма. Приведены метод синтеза, а также пример применения.en_US
dc.subjectУстройство управленияen_US
dc.subjectсеть Петриen_US
dc.subjectалгоритмen_US
dc.subjectFPGAen_US
dc.titleСинтез параллельного автомата Мура на FPGA с унитарным кодированием состоянийen_US
dc.typeArticleen_US
Розташовується у зібраннях:Наукові публікації кафедри комп'ютерної інженерії

Файли цього матеріалу:
Файл Опис РозмірФормат 
Barkalov_Lavrik_Starodubtseva.pdf286,76 kBAdobe PDFПереглянути/Відкрити


Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.