1. Електронний архів ДонНТУ м.Покровськ
  2. Фонди реорганізованих підрозділів
  3. Факультет комп'ютерних наук і технологій
  4. Кафедра комп'ютерної інженерії
  5. Наукові публікації кафедри комп'ютерної інженерії
Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал: https://ea.donntu.edu.ua/jspui/handle/123456789/3706
Повний запис метаданих
Поле DCЗначенняМова
dc.contributor.authorBARKALOV, A.A.-
dc.contributor.authorZELENYOVA, I.Y.-
dc.contributor.authorLAVRIK, A.S.-
dc.date.accessioned2012-01-08T12:05:16Z-
dc.date.available2012-01-08T12:05:16Z-
dc.date.issued2012-01-08-
dc.identifier.urihttp://ea.donntu.edu.ua/handle/123456789/3706-
dc.description.abstractThe method of hardware reduction is proposed which is oriented on compositional micro-program control units and PAL-based CPLD chips. The method is based on a wide fan-in of PAL macrocells allowing using more than one source of microinstruction address. Such ap-proach permits to minimize the number of PAL macrocells used for transformation of micro-instruction address. Conditions for this method’ application and example of its application are given. The results of experiments are shown.en_US
dc.language.isoenen_US
dc.subjectcompositional microprogram control uniten_US
dc.subjectoperational linear chainen_US
dc.subjectmicroinstructionen_US
dc.subjectaddress transformationen_US
dc.titleOPTIMIZATION OF MICROPROGRAM CONTROL UNIT BASED ON CPLD FEATURESen_US
dc.typeArticleen_US
Розташовується у зібраннях:Наукові публікації кафедри комп'ютерної інженерії

Файли цього матеріалу:
Файл Опис РозмірФормат 
A.A. BARKALOV, I.Y. ZELENYOVA, A.S. LAVRIK.doc535,5 kBMicrosoft WordПереглянути/Відкрити
Показати базовий опис матеріалу Перегляд статистики


Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.