Донецький національний технічний університет
Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
https://ea.donntu.edu.ua/jspui/handle/123456789/2859Повний запис метаданих
| Поле DC | Значення | Мова |
|---|---|---|
| dc.contributor.author | Цололо, С.А. | - |
| dc.date.accessioned | 2011-12-05T14:26:34Z | - |
| dc.date.available | 2011-12-05T14:26:34Z | - |
| dc.date.issued | 2008 | - |
| dc.identifier.uri | http://ea.donntu.edu.ua/handle/123456789/2859 | - |
| dc.description.abstract | Method of Moore’s circuit optimization is proposed. Method based on features of CPLD architecture and Moore’s FSM model. An example of application of proposed method is given. | en_US |
| dc.relation.ispartofseries | Научные труды ДонНТУ. Серия "Информатика, кибернетика и вычислительная техника". Выпуск 9 (132), 2008; | - |
| dc.subject | МПА | en_US |
| dc.subject | Мура | en_US |
| dc.subject | CPLD | en_US |
| dc.subject | схема | en_US |
| dc.subject | автомат | en_US |
| dc.subject | уменьшение | en_US |
| dc.subject | аппаратурные | en_US |
| dc.subject | затраты | en_US |
| dc.title | Уменьшение аппаратурных затрат схемы МПА Мура при реализации в базисе CPLD | en_US |
| Розташовується у зібраннях: | Наукові публікації кафедри комп'ютерної інженерії | |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| 2008, 03 (Donetsk, PMI).pdf | 2,35 MB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.