Зменшення витрат апаратури при реалізації схеми автомата Мура на гібридних FPGA

Цололо, Сергій Олексійович

Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал: https://ea.donntu.edu.ua/jspui/handle/123456789/28217

Повний запис метаданих

Поле DC	Значення	Мова
dc.contributor.author	Цололо, Сергій Олексійович	-
dc.date.accessioned	2017-04-27T11:21:51Z	-
dc.date.available	2017-04-27T11:21:51Z	-
dc.date.issued	2015	-
dc.identifier.citation	Цололо С. О. Зменшення витрат апаратури при реалізації схеми автомата Мура на гібридних FPGA / С. О. Цололо // Вісник Нац. техн. ун-ту "ХПІ" : зб. наук. пр. Темат. вип. : Інформатика та моделювання. – Харків : НТУ "ХПІ". – 2015. – № 33 (1142). – С. 185-193.	-
dc.identifier.uri	http://ea.donntu.edu.ua/jspui/handle/123456789/28217	-
dc.description.abstract	У роботі пропонується метод зменшення витрат апаратури у схемі мікропроцесорного автомату(МПА) Мура при реалізації в базисі гібридних FPGA. Метод використовує особливості МПА Мура і елементного базису FPGA та заснований на використанні двох джерел класів псевдоеквівалентних станів завдяки великій кількості входів вбудованих елементів PLA в сучасних гібридних FPGA.	uk_UK
dc.language.iso	other	uk_UK
dc.publisher	Вісник НТУ "ХПІ. Серія: Інформатика та моделювання. – Харків: НТУ "ХПІ'. – 2015. – № 33 (1142).	uk_UK
dc.subject	зменшення витрат апаратури	uk_UK
dc.subject	МПА Мура	uk_UK
dc.subject	гібридні FPGA	uk_UK
dc.subject	псевдоеквівалентні стани	uk_UK
dc.subject	вбудовані елементи PLA	uk_UK
dc.title	Зменшення витрат апаратури при реалізації схеми автомата Мура на гібридних FPGA	uk_UK
dc.type	Article	uk_UK
Розташовується у зібраннях:	Наукові публікації кафедри комп'ютерної інженерії

Файли цього матеріалу:

Файл	Опис	Розмір	Формат
15-tsololo-hpi.pdf		459,37 kB	Adobe PDF	Переглянути/Відкрити

Показати базовий опис матеріалу Перегляд статистики

Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.

Донецький національний технічний університет