Донецький національний технічний університет
Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
https://ea.donntu.edu.ua/jspui/handle/123456789/18733Повний запис метаданих
| Поле DC | Значення | Мова |
|---|---|---|
| dc.contributor.author | Баркалов, А.А. | - |
| dc.contributor.author | Титаренко, Л.А. | - |
| dc.contributor.author | Ефименко, К.Н. | - |
| dc.contributor.author | Зеленёва, И.Я. | - |
| dc.date.accessioned | 2013-04-16T14:10:17Z | - |
| dc.date.available | 2013-04-16T14:10:17Z | - |
| dc.date.issued | 2013-04-16 | - |
| dc.identifier.uri | http://ea.donntu.edu.ua/handle/123456789/18733 | - |
| dc.description.abstract | A method for reducing the hardware amount in the circuit of CMCU with common memory is proposed oriented on FPGA technology. The method is based on the use of three sources of codes classes of pseudoequivalent OLC and a multiplexer to choose one of these sources. Such an approach would reduce the number of LUT elements in the addressing circuit of CMCU. An example of the proposed method application is given. | en_US |
| dc.publisher | Донецкий национальный технический университет | en_US |
| dc.relation.ispartofseries | Практика и перспективы развития партнерства в сфере высшей школы;2 | - |
| dc.subject | CMCU | en_US |
| dc.subject | GSA | en_US |
| dc.subject | OLC | en_US |
| dc.subject | FPGA | en_US |
| dc.subject | logic circuit | en_US |
| dc.title | Разделение схемы адресации в КМУУ с общей памятью | en_US |
| dc.type | Article | en_US |
| Розташовується у зібраннях: | Наукові публікації кафедри комп'ютерної інженерії | |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| 2013-04-16. Донецк-Таганрог. Баркалов_Титаренко_Ефименко_Зеленева.pdf | 501,12 kB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.