Донецький національний технічний університет
Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
https://ea.donntu.edu.ua/jspui/handle/123456789/18176Повний запис метаданих
| Поле DC | Значення | Мова |
|---|---|---|
| dc.contributor.author | Зеленёва, И.Я. | - |
| dc.contributor.author | Мирошкин, А.Н. | - |
| dc.contributor.author | Перкин, П.В. | - |
| dc.date.accessioned | 2013-04-04T06:04:17Z | - |
| dc.date.available | 2013-04-04T06:04:17Z | - |
| dc.date.issued | 2012 | - |
| dc.identifier.uri | http://ea.donntu.edu.ua/handle/123456789/18176 | - |
| dc.description.abstract | In the article approach to hardware amount decreasing in the block of microinstruction addressing of compositional microprogram control unit is proposed. The approach is based on usage of pseudoequivalent operational linear chains and free recourses of FPGA chip. Average decreasing of hardware amount in logical circuits of compositional control units is 26 %. Time delay of circuit gets less. | en_US |
| dc.publisher | Таганрогский технологический институт Южного федерального университета | en_US |
| dc.relation.ispartofseries | Практика и перспективы развития в сфере высшей школы;2 | - |
| dc.subject | compositional microprogram control unit | en_US |
| dc.subject | microinstruction format | en_US |
| dc.subject | hardware amount decreasing | en_US |
| dc.subject | FPGA | en_US |
| dc.subject | optimization | en_US |
| dc.subject | LUT | en_US |
| dc.title | Композиционное микропрограммное устройство управления с расширением формата микрокоманд | en_US |
| dc.type | Article | en_US |
| Розташовується у зібраннях: | Наукові публікації кафедри комп'ютерної інженерії | |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| 042_2012-Таганрог.pdf | 1,18 MB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.