Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал: https://ea.donntu.edu.ua/jspui/handle/123456789/14161
Повний запис метаданих
Поле DCЗначенняМова
dc.contributor.authorАстахов, Є.О.-
dc.contributor.authorЗінченко, Ю.Є.-
dc.date.accessioned2012-06-15T13:21:34Z-
dc.date.available2012-06-15T13:21:34Z-
dc.date.issued2009-11-
dc.identifier.urihttp://ea.donntu.edu.ua/handle/123456789/14161-
dc.publisherДонецкий национальный технический университетen_US
dc.relation.ispartofseriesИнформатика и компьютерные технологии;V-
dc.titleСтруктури систем верифікації FPGA-проектівen_US
dc.typeArticleen_US
Розташовується у зібраннях:Наукові публікації кафедри комп'ютерної інженерії

Файли цього матеріалу:
Файл Опис РозмірФормат 
1_Астахов.pdf576,58 kBAdobe PDFПереглянути/Відкрити


Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.