Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал: https://ea.donntu.edu.ua/jspui/handle/123456789/1080
Повний запис метаданих
Поле DCЗначенняМова
dc.contributor.authorBarkalov, A.A.-
dc.contributor.authorTitarenko, L.A.-
dc.contributor.authorMiroshkin, A.N.-
dc.date.accessioned2011-06-30T11:51:01Z-
dc.date.available2011-06-30T11:51:01Z-
dc.date.issued2009-
dc.identifier.urihttp://ea.donntu.edu.ua/handle/123456789/1080-
dc.description.abstractThe new design method for compositional microprogram control units with code sharing is proposed. The method targets on reduction in the number of look-up table elements in the combinational part of control unit. Some additional control microinstructions containing codes of the classes of pseudoequivalent chains are used for operational linear chains modification. The proposed method is illustrated by an example. The research results for various graph-scheme of algorithms (GSA) are illustrated with the diagrams. Most desirable GSA characteristics for using proposed method were obtained.en_US
dc.language.isoenen_US
dc.publisherMoscow: The Institute of Electrical and Electronics Engineersen_US
dc.relation.ispartofseriesProceedings of IEEE East-West Design & Test Symposium;-
dc.subjectCMCUen_US
dc.subjectlogic synthesisen_US
dc.subjectcode sharingen_US
dc.subjectmicrocommand formaten_US
dc.titleHardware reduction in FPGA-based compositional microprogram control unitsen_US
dc.typeArticleen_US
Розташовується у зібраннях:Наукові публікації кафедри комп'ютерної інженерії

Файли цього матеріалу:
Файл Опис РозмірФормат 
Hardware reduction in FPGA-based compositional microprogram control units.doc896 kBMicrosoft WordПереглянути/Відкрити


Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.