Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
https://ea.donntu.edu.ua/jspui/handle/123456789/1080
Повний запис метаданих
Поле DC | Значення | Мова |
---|---|---|
dc.contributor.author | Barkalov, A.A. | - |
dc.contributor.author | Titarenko, L.A. | - |
dc.contributor.author | Miroshkin, A.N. | - |
dc.date.accessioned | 2011-06-30T11:51:01Z | - |
dc.date.available | 2011-06-30T11:51:01Z | - |
dc.date.issued | 2009 | - |
dc.identifier.uri | http://ea.donntu.edu.ua/handle/123456789/1080 | - |
dc.description.abstract | The new design method for compositional microprogram control units with code sharing is proposed. The method targets on reduction in the number of look-up table elements in the combinational part of control unit. Some additional control microinstructions containing codes of the classes of pseudoequivalent chains are used for operational linear chains modification. The proposed method is illustrated by an example. The research results for various graph-scheme of algorithms (GSA) are illustrated with the diagrams. Most desirable GSA characteristics for using proposed method were obtained. | en_US |
dc.language.iso | en | en_US |
dc.publisher | Moscow: The Institute of Electrical and Electronics Engineers | en_US |
dc.relation.ispartofseries | Proceedings of IEEE East-West Design & Test Symposium; | - |
dc.subject | CMCU | en_US |
dc.subject | logic synthesis | en_US |
dc.subject | code sharing | en_US |
dc.subject | microcommand format | en_US |
dc.title | Hardware reduction in FPGA-based compositional microprogram control units | en_US |
dc.type | Article | en_US |
Розташовується у зібраннях: | Наукові публікації кафедри комп'ютерної інженерії |
Файли цього матеріалу:
Файл | Опис | Розмір | Формат | |
---|---|---|---|---|
Hardware reduction in FPGA-based compositional microprogram control units.doc | 896 kB | Microsoft Word | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.