Донецький національний технічний університет
Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
https://ea.donntu.edu.ua/jspui/handle/123456789/981Повний запис метаданих
| Поле DC | Значення | Мова |
|---|---|---|
| dc.contributor.author | Баркалов, А.А. | - |
| dc.contributor.author | Лаврик, А.С. | - |
| dc.contributor.author | Стародубцева, А.Ю. | - |
| dc.date.accessioned | 2011-04-22T08:57:36Z | - |
| dc.date.available | 2011-04-22T08:57:36Z | - |
| dc.date.issued | 2010 | - |
| dc.identifier.citation | Наукові праці Донецького національного технічного університету. Серiя «Проблеми моделювання та автоматизації проектування» (МАП-2010). Випуск: 8 (168) - Донецьк: ДонНТУ. - 2010. – 199 с. | en_US |
| dc.identifier.issn | 2074-7888 | - |
| dc.identifier.uri | http://ea.donntu.edu.ua/handle/123456789/981 | - |
| dc.description.abstract | В статье предложен метод синтеза для автомата Мура с унитарным кодирование состояний. Метод направлен на увеличение быстродействия устройства за счёт представления управляющего автомата в виде сети Петри, что допускает наличие параллельно выполняющихся блоков алгоритма. Приведены метод синтеза, а также пример применения. Synthesis method for Moore machine with hot-one state coding is proposed in the article. The method is aimed at increasing the fast-acting of the device due to presentation of control unit as a Petri network that assumes the presence of parallel executed blocks of algorithm. A method of synthesis and an example of application are given. | en_US |
| dc.language.iso | other | en_US |
| dc.publisher | Донецький національний технічний університет | en_US |
| dc.relation.ispartofseries | Проблеми моделювання та автоматизації проектування; | - |
| dc.subject | устройство управления | en_US |
| dc.subject | сеть Петри | en_US |
| dc.subject | алгоритм | en_US |
| dc.subject | FPGA | en_US |
| dc.subject | control unit | en_US |
| dc.subject | Petri network | en_US |
| dc.subject | algorithm | en_US |
| dc.subject | FPGA | en_US |
| dc.title | СИНТЕЗ ПАРАЛЛЕЛЬНОГО АВТОМАТА МУРА НА FPGA С УНИТАРНЫМ КОДИРОВАНИЕМ СОСТОЯНИЙ | en_US |
| dc.type | Article | en_US |
| Розташовується у зібраннях: | Випуск 8 (168) | |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| СИНТЕЗ ПАРАЛЛЕЛЬНОГО АВТОМАТА МУРА НА FPGA С УНИТАРНЫМ КОДИРОВАНИЕМ СОСТОЯНИЙ.pdf | 480,7 kB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.