Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал: https://ea.donntu.edu.ua/jspui/handle/123456789/8729
Назва: Анализ средств автоматизации построения VHDL-программ
Інші назви: Analyses of VHDL-programs build automation
Автори: Григорьев, Александр Владимирович
Грищенко, Дарья Александровна
Ключові слова: VHDL-program
automatic generation
hardware disign
Дата публікації: 10-жов-2011
Серія/номер: Інформатика, кібернетика та обчислювальна техніка”;выпуск 14(188)
Короткий огляд (реферат): В статье выполнен анализ уровня автоматической генерации VHDL-программ, определены достоинства и недостатки существующих средств генерации VHDL- программ, приведена классификация библиотек программ как источников знаний о методиках проектирования аппаратуры. Предложен общий подход решения задачи автоматической генерации программ с учетом использования накопленных VHDL- решений и уровня квалификации проектировщика.
Опис: In this paper the VHDL-programs automatic generation level is analyzed. Advantages and disadvantages of existing VHDL-programs generation tools is defined. Programs libraries used as knowledge source about hardware design methods are classified. Common approach to automatic programs generation problem is proposed. It uses the accumulated VHDL- solutions and adopts to the designer skill level
URI (Уніфікований ідентифікатор ресурсу): http://ea.donntu.edu.ua/handle/123456789/8729
ISSN: 1996-1588
Розташовується у зібраннях:Статті співробітників кафедри ПМІ

Файли цього матеріалу:
Файл Опис РозмірФормат 
4_04.pdf467,47 kBAdobe PDFПереглянути/Відкрити


Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.