Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал: https://ea.donntu.edu.ua/jspui/handle/123456789/6991
Повний запис метаданих
Поле DCЗначенняМова
dc.contributor.authorКрасичков, А.А.-
dc.contributor.authorKrasichkov, A.A.-
dc.date.accessioned2012-03-04T19:52:29Z-
dc.date.available2012-03-04T19:52:29Z-
dc.date.issued2003-
dc.identifier.urihttp://ea.donntu.edu.ua/handle/123456789/6991-
dc.descriptionGiven method allows reducing the number of CLBs in respect to standard methods. An example of application of the proposed method is givenen_US
dc.publisherДонНТУen_US
dc.subjectархитектура FPGAen_US
dc.subjectавтомат Милиen_US
dc.subjectбулева функцияen_US
dc.subjectразложение Шеннонаen_US
dc.subjectдешифратор состоянийen_US
dc.subjectконфигурационный логический блокen_US
dc.titleСИНТЕЗ МИКРОПРОГРАММНЫХ АВТОМАТОВ НА FPGAen_US
dc.title.alternativeThe method of Mealy FSM’s synthesis on FPGA based on functional decomposition is proposeden_US
dc.typeArticleen_US
Розташовується у зібраннях:Випуск 64

Файли цього матеріалу:
Файл Опис РозмірФормат 
Krasichkov.pdf359,88 kBAdobe PDFПереглянути/Відкрити


Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.