Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал: https://ea.donntu.edu.ua/jspui/handle/123456789/6285
Повний запис метаданих
Поле DCЗначенняМова
dc.contributor.authorЛадыженский, Ю.В.-
dc.contributor.authorТесленко, Г.А.-
dc.date.accessioned2012-03-02T08:53:12Z-
dc.date.available2012-03-02T08:53:12Z-
dc.date.issued2006-
dc.identifier.citationНаукові праці Донецького національного технічного університету. Серія: “Обчислювальна техніка та автоматизація”. Випуск 106 / Редкол.: Башков Є.О. (голова) та ін. — Донецьк: ДонНТУ, 2006. — 220 с.-
dc.identifier.otherУДК 681.5: 658.5: 621.3-
dc.identifier.urihttp://ea.donntu.edu.ua/handle/123456789/6285-
dc.description.abstractA method of hardware increase of logic simulation efficiency of the digital systems is proposed. A structural implementation of combined protocol with the dynamic synchronization of calculations and structure of specialized processor is presented.en_US
dc.publisherДонНТУen_US
dc.relation.ispartofseriesОбчислювальна техніка та автоматизація;2.2-
dc.subjectЭффективностьen_US
dc.subjectЦифровая системаen_US
dc.subjectВерификация проектровen_US
dc.subjectМоделированиеen_US
dc.subjectУровень интеграцииen_US
dc.subjectПередача сообщенийen_US
dc.subjectСинхронизация вычисленийen_US
dc.subjectЯзык аппаратного описанияen_US
dc.subjecthardware increase-
dc.subjectcombined protocol-
dc.subjectdynamic synchronization-
dc.titleАППАРАТНЫЙ МЕТОД ПОВЫШЕНИЯ ЭФФЕКТИВНОСТИ АЛГОРИТМОВ РАСПРЕДЕЛЕННОГО ЛОГИЧЕСКОГО МОДЕЛИРОВАНИЯ ЦИФРОВЫХ СИСТЕМen_US
Розташовується у зібраннях:Випуск 106

Файли цього матеріалу:
Файл Опис РозмірФормат 
Ladyzhensky,Teslenko.pdf484,51 kBAdobe PDFПереглянути/Відкрити


Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.