Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
https://ea.donntu.edu.ua/jspui/handle/123456789/6285
Повний запис метаданих
Поле DC | Значення | Мова |
---|---|---|
dc.contributor.author | Ладыженский, Ю.В. | - |
dc.contributor.author | Тесленко, Г.А. | - |
dc.date.accessioned | 2012-03-02T08:53:12Z | - |
dc.date.available | 2012-03-02T08:53:12Z | - |
dc.date.issued | 2006 | - |
dc.identifier.citation | Наукові праці Донецького національного технічного університету. Серія: “Обчислювальна техніка та автоматизація”. Випуск 106 / Редкол.: Башков Є.О. (голова) та ін. — Донецьк: ДонНТУ, 2006. — 220 с. | - |
dc.identifier.other | УДК 681.5: 658.5: 621.3 | - |
dc.identifier.uri | http://ea.donntu.edu.ua/handle/123456789/6285 | - |
dc.description.abstract | A method of hardware increase of logic simulation efficiency of the digital systems is proposed. A structural implementation of combined protocol with the dynamic synchronization of calculations and structure of specialized processor is presented. | en_US |
dc.publisher | ДонНТУ | en_US |
dc.relation.ispartofseries | Обчислювальна техніка та автоматизація;2.2 | - |
dc.subject | Эффективность | en_US |
dc.subject | Цифровая система | en_US |
dc.subject | Верификация проектров | en_US |
dc.subject | Моделирование | en_US |
dc.subject | Уровень интеграции | en_US |
dc.subject | Передача сообщений | en_US |
dc.subject | Синхронизация вычислений | en_US |
dc.subject | Язык аппаратного описания | en_US |
dc.subject | hardware increase | - |
dc.subject | combined protocol | - |
dc.subject | dynamic synchronization | - |
dc.title | АППАРАТНЫЙ МЕТОД ПОВЫШЕНИЯ ЭФФЕКТИВНОСТИ АЛГОРИТМОВ РАСПРЕДЕЛЕННОГО ЛОГИЧЕСКОГО МОДЕЛИРОВАНИЯ ЦИФРОВЫХ СИСТЕМ | en_US |
Розташовується у зібраннях: | Випуск 106 |
Файли цього матеріалу:
Файл | Опис | Розмір | Формат | |
---|---|---|---|---|
Ladyzhensky,Teslenko.pdf | 484,51 kB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.