1. Електронний архів ДонНТУ м.Покровськ
  2. Наукові видання ДонНТУ
  3. Наукові періодичні видання
  4. Серія: Обчислювальна техніка та автоматизація
  5. Випуск 16 (147)
Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал: https://ea.donntu.edu.ua/jspui/handle/123456789/5966
Повний запис метаданих
Поле DCЗначенняМова
dc.contributor.authorЗеленева, И.Я.-
dc.contributor.authorМирошкин, А.Н.-
dc.contributor.authorКазачанский, А.В.-
dc.contributor.authorZeleneva, I.Y.-
dc.contributor.authorKazachanskyy, A.V.-
dc.contributor.authorMiroshkin, A.N.-
dc.contributor.authorЗеленьова, І.Я.-
dc.contributor.authorМірошкін, О.М.-
dc.contributor.authorКазачанський, А.В.-
dc.date.accessioned2012-02-29T15:05:44Z-
dc.date.available2012-02-29T15:05:44Z-
dc.date.issued2009-
dc.identifier.citationНаукові праці Донецького національного технічного університету. Серія: “Обчислювальна техніка та автоматизація”. Випуск 147(16)/ Редкол.: Башков Є.О. (голова) та ін. — Донецьк: ДонНТУ, 2009. — 248 с.en_US
dc.identifier.otherУДК 681.326-
dc.identifier.urihttp://ea.donntu.edu.ua/handle/123456789/5966-
dc.descriptionThe compatible microoperations fields coding method for hardware expenses minimisation in an operational part of compositional microprogram control units (CMCU) is considered in article. For microoperations placing on separate fields Schwarz's modified algorithm is used. By working out of the modified algorithm of Schwarz restrictions of FPGA (Field-Programmable Gate Arrays) basis in which the CMCU structure is realised are considered.en_US
dc.description.abstractВ статье описывается и исследуется метод кодирования полей совместимых микроопераций для минимизации аппаратурных затрат при реализации операционной части композиционных микропрограммных устройств управления (КМУУ). Для распределения микроопераций по отдельным полям применяется модификация алгоритма Шварца. Модификация алгоритма Шварца учитывает особенности базиса FPGA (Field-Programmable Gate Arrays), в котором предлагается реализовывать структуру КМУУ.en_US
dc.publisherДонНТУen_US
dc.subjectалгоритм Шварцаen_US
dc.subjectустройство управленияen_US
dc.subjectбазис FPGAen_US
dc.subjectмикрооперацииen_US
dc.subjectоперационная частьen_US
dc.subjectмодификация алгоритмаen_US
dc.subjectShvarts algorithmen_US
dc.subjectcontrol uniten_US
dc.subjectFPGA basisen_US
dc.subjectmicrooperationsen_US
dc.subjectoperational parten_US
dc.subjectmodified algorithmen_US
dc.subjectпристрій керуванняen_US
dc.subjectмікроопераціїen_US
dc.subjectопераційна частинаen_US
dc.subjectмодифікація алгоритмуen_US
dc.titleМодификация алгоритма Шварца для оптимизации операционной части композиционных микропрограммных устройств управления с учетом ограничений базиса FPGAen_US
dc.title.alternativeShvarts algorithm modification for compositional microprogram control unit operational part optimization granting FPGA basis scopesen_US
dc.title.alternativeМодифікація алгоритму Шварца для оптимізації операційної частини композиційних мікропрограмних пристроїв керування з урахуванням обмежень базису FPGAen_US
dc.typeArticleen_US
Розташовується у зібраннях:Випуск 16 (147)

Файли цього матеріалу:
Файл Опис РозмірФормат 
2_03_Zeleneva_Kazachanskij_Miroshkin.pdf366,94 kBAdobe PDFПереглянути/Відкрити
Показати базовий опис матеріалу Перегляд статистики


Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.