Разработка аппаратного модуля сортировки с последовательным вводом данных и минимальным временем обработки

Гриценко, А.А.; Сероштан, С.Ю.; Зинченко, Ю.Е.

Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал: https://ea.donntu.edu.ua/jspui/handle/123456789/4126

Повний запис метаданих

Поле DC	Значення	Мова
dc.contributor.author	Гриценко, А.А.	-
dc.contributor.author	Сероштан, С.Ю.	-
dc.contributor.author	Зинченко, Ю.Е.	-
dc.date	18.06.2011	-
dc.date.accessioned	2012-01-16T09:53:58Z	-
dc.date.available	2012-01-16T09:53:58Z	-
dc.date.issued	2011-06-18	-
dc.identifier.citation	А.А. Гриценко, С.Ю. Сероштан, Ю.Е. Зинченко. Разработка аппаратного модуля сортировки с последовательным вводом данных и минимальным временем обработки. // Наукові праці Донецького національного технічного університету, серія «Інформатика, кібернетика та обчислювальна техніка»,вып. 13 (185), Донецк, ДонНТУ, 2011. – С. 76-84.	en_US
dc.identifier.issn	ISSN 1996-1588	-
dc.identifier.uri	http://ea.donntu.edu.ua/handle/123456789/4126	-
dc.description	В предлагаемой статье рассматриваются вопросы, касающиеся построения модулей сортировки в базисе современных ПЛИС FPGA. Внимание уделяется разработке аппаратного модуля, который обеспечивает близкую к максимально возможной скорости с учетом использования ПЛИС FPGA, которые имеют низкую стоимость. В рассмотрение брались ПЛИС FPGA наиболее известных на данный момент производителей, а именно, ПЛИС фирм Altera и Xilinx.	en_US
dc.description.abstract	his article is about design of hardware sorters in basis of the modern FPGA. Main discussed problem is the design of module, which has minimal processing delay taking into account using of low-cost FPGAs. As examples are used widely known low-cost FPGAs from Altera and Xilinx.	en_US
dc.publisher	Донецкий национальный технический университет	en_US
dc.subject	аппаратная сортировка	en_US
dc.subject	ПЛИС FPGA	en_US
dc.subject	синтез	en_US
dc.subject	hardware sorting	en_US
dc.subject	FPGA	en_US
dc.subject	synthesis	en_US
dc.title	Разработка аппаратного модуля сортировки с последовательным вводом данных и минимальным временем обработки	en_US
dc.title.alternative	Design of hardware sorter with sequential input and minimal processing delay	en_US
dc.type	Article	en_US
Розташовується у зібраннях:	Випуск 13 (185) Наукові публікації кафедри комп'ютерної інженерії

Файли цього матеріалу:

Файл	Опис	Розмір	Формат
2_04.pdf		624,82 kB	Adobe PDF	Переглянути/Відкрити

Показати базовий опис матеріалу Перегляд статистики

Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.

Донецький національний технічний університет