Донецький національний технічний університет
Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
https://ea.donntu.edu.ua/jspui/handle/123456789/2854Повний запис метаданих
| Поле DC | Значення | Мова |
|---|---|---|
| dc.contributor.author | Саломатин, В.А. | - |
| dc.contributor.author | Цололо, С.А. | - |
| dc.date.accessioned | 2011-12-05T13:51:50Z | - |
| dc.date.available | 2011-12-05T13:51:50Z | - |
| dc.date.issued | 2007 | - |
| dc.identifier.uri | http://ea.donntu.edu.ua/handle/123456789/2854 | - |
| dc.description.abstract | Method of Moore’s circuit optimization is proposed. Method based on features of CPLD architecture and Moore’s FSM model. The carried out researches have shown that the method reduces hardware expenses up to 30%. | en_US |
| dc.relation.ispartofseries | Научные труды ДонНТУ. Серия "Информатика, кибернетика и вычислительная техника". Выпуск 8 (120), 2007; | - |
| dc.subject | МПА | en_US |
| dc.subject | оптимизация | en_US |
| dc.subject | система-на-кристалле | en_US |
| dc.subject | SoC | en_US |
| dc.subject | логическая | en_US |
| dc.subject | схема | en_US |
| dc.subject | аппаратурные | en_US |
| dc.subject | затраты | en_US |
| dc.title | Оптимизация схемы МПА Мура в составе системы на кристалле | en_US |
| Розташовується у зібраннях: | Наукові публікації кафедри комп'ютерної інженерії | |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| 2007, 03 (Donetsk, IKVT).pdf | 2,99 MB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.