Донецький національний технічний університет
Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
https://ea.donntu.edu.ua/jspui/handle/123456789/24444Повний запис метаданих
| Поле DC | Значення | Мова |
|---|---|---|
| dc.contributor.author | Barkalov, A.A. | - |
| dc.contributor.author | Titarenko, L.A. | - |
| dc.contributor.author | Miroshkin, A.N. | - |
| dc.date.accessioned | 2014-01-08T09:56:38Z | - |
| dc.date.available | 2014-01-08T09:56:38Z | - |
| dc.date.issued | 2012 | - |
| dc.identifier.issn | 1563-0064 | - |
| dc.identifier.uri | http://ea.donntu.edu.ua/handle/123456789/24444 | - |
| dc.description.abstract | Two methods are proposed for reducing the number of LUT elements in logic circuits of compositional microprogram control units with code sharing. The methods are based on usage of free resources of embedded memory blocks for representing the codes of the classes of pseudoequivalent operational linear chains. It allows reducing the number of LUTs in the block of microinstruction addressing. The example of application and results of investigations are given. | en_US |
| dc.language.iso | en | en_US |
| dc.publisher | Kharkov National University of Radioelectronics | en_US |
| dc.relation.ispartofseries | Radioelectronics and Informatics;4 (49) | - |
| dc.subject | compositional microprogram control unit | en_US |
| dc.subject | FPGA | en_US |
| dc.subject | LUT elements | en_US |
| dc.subject | embedded memory blocks | en_US |
| dc.subject | hardware reduction | en_US |
| dc.title | Implementing control units for linear algorithms | en_US |
| dc.type | Article | en_US |
| Розташовується у зібраннях: | Наукові публікації кафедри комп'ютерної інженерії | |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| 047_2013-R&I.pdf | 2,98 MB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.