1. Електронний архів ДонНТУ м.Покровськ
  2. Наукові видання ДонНТУ
  3. Наукові періодичні видання
  4. Серія: Інформатика, кібернетика та обчислювальна техніка
  5. Випуск 15(203)
Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал: https://ea.donntu.edu.ua/jspui/handle/123456789/24258
Повний запис метаданих
Поле DCЗначенняМова
dc.contributor.authorБаркалов, А.А.-
dc.contributor.authorТитаренко, Л.А.-
dc.contributor.authorЕфименко, К.Н.-
dc.contributor.authorЗеленева, И.Я.-
dc.contributor.authorБАРКАЛОВ, О.О.-
dc.contributor.authorТІТАРЕНКО, Л.О.-
dc.contributor.authorЗЕЛЕНЬОВА, I.Я.-
dc.contributor.authorЄФІМЕНКО, К.М.-
dc.contributor.authorBARKALOV, A.A.-
dc.contributor.authorTITARENKO, L.A.-
dc.contributor.authorEFIMENKO, K.N.-
dc.contributor.authorZELENYOVA, I.J.-
dc.date.accessioned2013-12-10T07:20:18Z-
dc.date.available2013-12-10T07:20:18Z-
dc.date.issued2012-
dc.identifier.citationНаукові праці Донецького національного технічного університету, серія «Інформатика, кібернетика та обчислювальна техніка»,вып. 15 (203), Донецк, ДонНТУ, 2012en_US
dc.identifier.otherУДК 004.274-
dc.identifier.urihttp://ea.donntu.edu.ua/handle/123456789/24258-
dc.descriptionA method for reducing the hardware amount in the circuit of CMCU with code sharing is proposed oriented on FPGA technology. The method is based on the use of two sources of codes classes of pseudoequivalent OLC and a multiplexer to choose one of these sources. Such an approach would reduce the number of LUT elements in the addressing circuit of CMCU. An example of the proposed method application is given.en_US
dc.description.abstractПредлагается метод уменьшения аппаратурных затрат в схеме КМУУ с разделением кодов, ориентированный на технологию FPGA. Метод основан на использовании двух источников кодов классов псевдоэквивалентных ОЛЦ и мультиплексора, позволяющего выбрать один из этих источников. Такой подход позволит уменьшить число LUT элементов в схеме адресации КМУУ. Приведен пример применения предложенного метода.en_US
dc.publisherДонецкий национальний технический университетen_US
dc.subjectкомпозиційний мікропрограмний пристрій керуванняen_US
dc.subjectграф-схема алгоритмуen_US
dc.subjectоператорний лінійний ланцюгen_US
dc.subjectFPGAen_US
dc.subjectлогічна схемаen_US
dc.subjectcompositional microprogram control uniten_US
dc.subjectGSAen_US
dc.subjectoperational linear objecten_US
dc.subjectlogic circuiten_US
dc.subjectкомпозиционное микропрограммное устройство управленияen_US
dc.subjectграф-схема алгоритмаen_US
dc.subjectоператорная линейная цепьen_US
dc.subjectлогическая схемаen_US
dc.titleОптимизация КМУУ с разделением кодовen_US
dc.title.alternativeОПТИМІЗАЦІЯ КМПК ІЗ РОЗПОДІЛОМ КОДІВen_US
dc.title.alternativeOPTIMIZATION OF CMCU WITH CODE SHARINGen_US
dc.typeArticleen_US
Розташовується у зібраннях:Випуск 15(203)

Файли цього матеріалу:
Файл Опис РозмірФормат 
p011.pdf497,3 kBAdobe PDFПереглянути/Відкрити
Показати базовий опис матеріалу Перегляд статистики


Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.