

4. МОДУЛЬ АППАРАТНОГО УМНОЖЕНИЯ ДЛЯ МИКРО-ЭВМ

Использование микро-ЭВМ, выпускаемых отечественной промышленностью, в ряде областей науки и техники (непосредственное цифровое управление быстропротекающими процессами, обработка сигналов в реальном времени, управление научными экспериментами и т. п.) определяется их низкой производительностью при выполнении длинных арифметических операций. Так, например, время выполнения подпрограмм умножения шестнадцатиразрядных целых положительных чисел в микро-ЭВМ на базе микропроцессора типа 8080 (СМ-1800, Электроника К-1-10) в среднем составляет 0,7-0,9 мс, т. е. бистородействие на операции умножения не более 1500 с/д/сек.

Для уменьшения времени выполнения длинных операций применяются специализированные модули (расширители), которые подключаются к микро-ЭВМ как дополнительные устройства памяти или дополнительные периферийные устройства, аппаратно реализуют заданную операцию или совокупность операций.

Рассмотрим пример построения такого модуля аппаратного умножения на базе БИС МИК серии K589 для универсальной микро-ЭВМ с центральным микропроцессором типа 8080.


4.1. Общая организация расширителей микро-ЭВМ

Структура типичного модуля аппаратного расширителя микро-ЭВМ приведена на рис. 4.1. Модуль подключается в системной шине микро-ЭВМ /3,8/, по которой происходит обмен информацией с процессором. Как правило, с "точки зрения" центрального процессора модуль представляет собой контроллер устройства ввода-вывода, обмен данными при этом выполняется командами ввода-вывода. Иногда модуль ассоциируется с некоторой областью памяти, в этом случае обмен информацией между процессором и модулем осуществляется командами обращения к ЗУ.

Расширитель включает следующие основные узлы:

- операционное устройство, предназначено для выполнения требуемой операции или совокупности операций, в последнем случае может быть несколько операционных устройств;
- автомат управления операцией, вырабатывает последовательность управляющих сигналов, с помощью которых реализуется алгоритм выполнения требуемой операции в операционном устройстве;
- регистр состояния (статуса) модуля, хранит информацию о текущем состоянии модуля (тип выполняемой операции, если их не-

Состав модуля расширения



Rus. 4.1

олько, готовность модуля, признаки результата и т.п.);

- буфер шины данных, обеспечивает обмен данными между памятью микроЗВМ и элементами памяти модуля (регистрами, ЗУ);

- схема выборки, формирует сигнал выборки модуля при любом обращении к нему центральным процессором, т.е. когда на шине адреса установлен один из привоинных модуля адресов;

- автомат управления обменом, обеспечивает правильное (во времени) выполнение операций обмена между модулем и системной шиной. В некоторых случаях функции автомата управления обменом распределяются между схемой выборки и автоматом управления операцией.

Работу расширителя можно разбить на три основных этапа.

Этап 1. Прием информации. На этом этапе центральный процессор передает необходимые данные в расширитель. Как правило, сначала передается команда, которая определяет требуемую операцию и количество байт исходных данных. Команда через буфер данных принимается в регистр статуса, откуда необходимые сигналы поступают в автомат управления обменом (количество байт исходных данных, куда принимать эти данные) и в автомат управления операцией (вид операции).

Затем в регистры (или ЗУ) операционного устройства побайтно принимаются исходные данные. Адресация регистров при этом может выполняться центральным процессором или, если их много (ЗУ), автоматом управления обменом.

Этап 2. Выполнение операции. Запуск автомата управления операций осуществляется сигналом "Пуск", поступающим из автомата управления обменом. Момент генерации этого сигнала может определяться двояко. Первый способ - сигнал генерируется после приема последнего байта исходных данных. Второй способ - сигнал генерируется только после обращения центрального процессора к расширителю по заранее оговоренному адресу. В любом случае сигнал "Пуск" вызывает выполнение требуемой операции совместно операционным устройством и автоматом управления операцией. На время выполнения операции автомат управления обменом снимает сигнал готовности и (или) устанавливает в регистре статуса признак занятости. При этом центральный процессор не имеет доступа к регистрам операционного устройства. Выполнение операции подтверждается устройством признаков результата в регистре статуса и выдачей в автомат управления обменом сигнала "Завершено". Автомат устанавливает сигнал готовности на управляющейшине и (или) снимает признак занятости.

Этап 3. Считывание результата. Обычно центральный процессор сначала считывает содержимое регистра статуса, который содержит

признаки результата, например: нормальное завершение, нулевой результат, переполнение и т.п. Затем, если необходимо, побайтно из регистров операционного устройства считывается результат выполнения операции. Адресация регистров при этом выполняется так же, как и на первом этапе.

4.2. Основные требования к проектируемому модулю

Разрабатываемый модуль предназначен для формирования 32-разрядного произведения двух целых 16-разрядных чисел при включении в состав микро-ЭВМ с универсальной микропроцессорной шиной, описанной в /3/.

Сформулируем основные технические требования, которым должен отвечать проектируемый аппаратный умножитель.

Представление информации. Сомножители задаются 16-разрядными двоичными целыми числами в дополнительном коде. Произведение должно быть сформировано в виде целого 32-разрядного двоичного числа в дополнительном коде.

Модуль должен также формировать байт состояния, в котором указываются признаки а) нулевого результата и б) короткого произведения (разрядность произведения меньше 16).

Сопряжение. Модуль должен отвечать всем требованиям (алгоритмическим, электрическим и конструктивным) универсальной микропроцессорной шины /3/. Модуль должен реагировать только на команды ввода - вывода с адресами из диапазона F0 - FF. Тип модуля ведомый.

Порядок обмена. Обмен информацией между модулем и центральным процессором побайтный. Модуль должен обеспечить прием двух байт первого сомножителя, двух байт второго сомножителя и команды запуска операции. Порядок приема сомножителей произвольный. В каждом сомножителе первым должен приниматься младший байт.

Модуль должен обеспечить выдачу четырех байт результата (в произвольном порядке) и выдачу одного байта слова состояния (статуса).

Модуль не должен вынуждать задержек при обмене байтами данных.

Программное обеспечение. Для центрального процессора (микропроцессор 8080) должна быть написана программа-драйвер, обеспечивающая передачу исходных данных в модуль, запуск операции умножения, и прием результата.

Принцип работы. При необходимости выполнения операции умножения центральный процессор с помощью программы-драйвера передает со-

множители в модуль. Затем в модуль выдается команда пуска операции. Сигнал готовности во время выполнения операции должен отсутствовать. После завершения операции модуль восстанавливает сигнал готовности. Далее центральный процессор читает байт статуса модуля и анализирует его, считывает сдвиг результата.

При работе модуля один из множителей должен сохраняться.

Время выполнения. Время выполнения собственно операции умножения не должно превосходить 200 мс.

Элементная база. Модуль должен быть выполнен на ТТЛ БИС серий К155, К589, К556.

Дополнительные требования. Модуль должен допускать возможность введения дополнительных операций без существенных изменений схемы.

4.3. Алгоритм умножения

Для построения модуля используется алгоритмом умножения чисел в дополнительных кодах, основанным на анализе двух разрядов множителя.

По алгоритму формирования 32-разрядного произведения требуется 16 тактов работы: $i = 0, 1, \dots, 15$, где i - номер такта (анализируемого разряда множителя). Умножение на i -й разряд производится следующим образом. Проверяется содержимое i -го и ($i-1$)-го разрядов множителя (для $i=0$, $i-1$ разряд полагается равным нулю). Если в анализируемых разрядах содержится комбинация 10, то из старших разрядов частичной суммы вычитается множимое, если комбинация 01 - к старшим разрядам частичной суммы добавляется множимое. Для комбинаций 00 и 11 никаких операций сложения/вычитания не выполняется. Умножение на i -й разряд завершается арифметическим сдвигом (знаковый разряд распространяется) вправо частичной суммы на один разряд.

Примеры умножения 5-разрядных чисел по данному алгоритму приведены на рис. 4.2. Рассмотрим умножение чисел +10 и -5. В двоичной системе счисления в дополнительном коде множимое +10 = 01010 и множитель -5 = 11011. Десятиразрядная частичная сумма перед умножением обнуляется.

Для $i=0$, комбинация в младших разрядах множителя 10, то есть необходимо выполнить вычитание множимого из частичной суммы (сложение с 10110) и сдвиг. В результате нулевого такта получаем 1101100000. Далее $i=1$, анализируется комбинация в первом и нулевом разрядах множителя - 11. Следовательно, необходимо выполнить только сдвиг частичной суммы. Первый тант дает 1110110000. Затем анализируются второй и первый разряды множителя - 01. Выполняется операция слож-

לעומם! דוגמאותיו שנדפסו בירחון עיון מקצועני

Бонитиентов расхода топлива

- 5	1	1	0	1	1	0
	0	0	0	0	0	0
	0	0	0	0	0	0
	0	0	0	0	0	0
	0	0	0	0	0	0

1 0 1 1 0 1 0 1 1 0

$$+ \begin{pmatrix} 1 & 1 & 0 & 1 & 1 \\ 0 & 1 & 0 & 1 & 0 \end{pmatrix}$$

$\begin{array}{r} 1 \\ \times 1 \\ \hline 1 \end{array}$

0	1	0	1	0
1	1	0	0	1
1	0	0	1	1
0	1	1	1	0

-50 1 1 1 1 0 0 1 1 1 0

$\approx +50$ 0 0 0 0 1 1 0 0 1 0

Pug. 4.2

ния с множеством старших разрядов частичной суммы в сдвиг - 001110000. Третий такт - анализ третьего и второго разрядов, которые содержат комбинацию 10. Снова выполняется операция вычитания множества из старших разрядов частичной суммы и сдвиг. Получаем III00110. И, наконец, последний (4) такт. В четвертом и третьем разрядах множителя содержится комбинация II, выполняется только сдвиг частичной суммы - III100110. Таким образом за пять тактов сформировано 10-разрядное произведение в дополнительном коде (левый разряд знаковый). Переведем III100110 в прямой код -000110010 и в десятичную систему счисления -50. Операция умножения выполнена верно. Второй пример на рис.4.2 рекомендуется разобрать самостоятельно.

Изложенный алгоритм обладает двумя положительными качествами. Во первых, для получения результата с правильным знаком не требуется выполнять коррекцию и, во-вторых, алгоритм допускает ускорение за счет процесса операций сложения/вычитания при комбинациях 00 и II.

При анализе соседних разрядов множителя можно ограничиться только младшим (нулевым) и дополнительным (минус первым) разрядами, сдвигая вправо соответственно с частичной суммой и множителем, что упрощает реализацию алгоритма.

4.4. Основные этапы проектирования модуля

Для построения вычислительной части модуля будем использовать микросхемы МИК К589, обладающие алгоритмической универсальностью и высоким быстродействием. За основу примем стандартную структуру процессора без конвейерного регистра (рис.3.2). Оценки, приведенные в /4,21/, показывают, что на базе микросхем этой серии достаточно просто строятся вычислители с производительностью 2-3 миллиона микроопераций в секунду. Следовательно, при длительности операции умножения 200 мкс, микропрограмма должна содержать не более 500-600 микрокоманд.

В настоящем пособии ограничимся рассмотрением вопросов структурного и логического проектирования модуля, которая разбита в три этапа.

Этап I. Выполняется предварительная разработка микропрограммы как собственно умножения, так и приема и выдачи данных. Микропрограмма составляется без учета организации безусловных переходов в ЕМУ, а направления условных переходов задаются мнемонически. Такая "приблизительная" микропрограмма позволяет более точно оценить врем-

мл выполнения операции и разработать подробную структуру модуля.

Этап 2. Составляется полная микропрограмма в мнемонических обозначениях с учетом переходов в БМУ. Для этого в процессе составления микропрограммы производится распределение памяти микрокоманд.

Этап 3. Выбирается окончательно формат микрокоманды, синтезируются функциональные узлы модуля и составляется микропрограмма в двоичных адресах. Оценивается допустимая частота синхронизации схем модуля и время реализации операции умножения. Разрабатываются времязадающие и синхронизирующие схемы модуля.

4.5. Предварительная разработка микропрограмм модуля

Микропрограмму работы аппаратного умножителя удобно разбить на две части: собственно микропрограмму умножения и микропрограмму, обес печивающую обмен данными с центральным процессором.

Составим сначала микропрограмму умножения. Как уже отмечалось, будем разрабатывать ее без учета безусловных переходов, направление условных переходов будем отмечать мнемонически.

Начнем с распределения регистров общего назначения ЦПЭ. Так как модуль выполняет операцию

$$Z = Y \cdot X$$

над 16-разрядными числами X , Y , необходимо, во-первых, иметь восемь ЦПЭ, образующих шестнадцатиразрядный массив. Нумерация разрядов и шумерация ЦПЭ приведена на рис. 4.3. Во-вторых, для хранения X и Y необходимо выделять два регистра. Примем, что множитель X располагается в регистре R_1 , множимое Y - в регистре R_5 . Тринадцатиразрядное произведение Z будем формировать в регистрах R_2 , R_1 . Обратите внимание, множитель при выполнении операции исчезает, на его место помещаются младшие шестнадцать разрядов (байты P_2 , P_1) результата. В регистре R_2 помещаются старшие шестнадцать разрядов (байты P_4 , P_3) результата. При формировании частичной суммы необходимо складывать или вычитать Y . Для организации операции вычитания в регистре R_4 будем хранить число $-Y$ (дополнительный код Y).

Так как принятый алгоритм умножения имеет циклический характер, необходимо иметь счетчик, для организации которого отведем регистр R_5 . Здесь же (в младшем байте регистра 5) будем формировать байт состояния. Положим, что нулевое состояние байта результата соответствует нормальному завершению микропрограммы, единице в младшем (нулевом) разряде байта состояния соответствует нулево-

Распределение резисторов ЧПЭ


Резистор №

	старший бит	младший бит
R0	15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	
R1	Y _{0m} ; P ₂	X _{M1} ; P ₁
R2	P ₄	P ₃
R3	Y _{0m}	Y _{M1}
R4		
R5		
R6		
R7		

Х ; младшие биты
результатом
старшее биты результатом

-Y

старших трактов, бит восторг
тия.



0 0	младшего
0 1	старшего
1 0	результата

Рис. 4.3

му произведению, единица в первом разряде – произведение по модулю меньше 2^{15} . Распределение регистров иллюстрируется рис.4.3.

Ориентируясь на систему микрофункций ЦПЭ (приложение, табл.П.2) составим блок-схему и предварительную микропрограмму умножения по алгоритму из п.4.3. Блок-схема приведена на рис.4.4, а микропрограмма – в табл. 4.1. Будем предполагать, что в регистре R4 записан код множителя X, а в регистре R3 – код множимого Y.

После входа в микропрограмму, в блоке 2 выполняется обнуление регистров R2, RS ЦПЭ и флага Φ_2 EMU. Для этого (см. табл. 4.1) сначала обнуляется аккумулятор A микрофункцией CLA, одновременно в EMU с помощью микрофункции приема флага STZ в триггер Φ_2 заносится нулевой перенос из массива ЦПЭ. Затем микрофункциями SDR(R2), SDR(RS) содержимое аккумулятора A (нуль) переписывается в R2, RS.

В блоке 3 проверяется содержимое регистра R1. Если R1 содержит код нуля ($X=0$) операция умножения не выполняется и управление передается в блок I3, где формируется соответствующий байт состояния. Для этого в ЦПЭ подается микрофункция TZR(R1), с помощью которой на выходе переноса массива ЦПЭ формируется сигнал, равный 0, если R1 равен нулю, и противном случае сигнал равен 1. Этот сигнал поступает на вход FI EMU, где с помощью функции перехода JFL управление передается на блок I3 (метка M13) или блок 4 (метка M4). Обратите внимание – все это выполняется одной микрокомандой!

Затем (блок 4) в регистре R4 формируется дополнительный код Y. Сначала содержимое регистра R3 переписывается в аккумулятор A (микрофункция ЦПЭ ILR) и из аккумулятора – в регистр R4 (микрофункция SDR). Затем содержимое регистра R4 инвертируется (микрофункция CMR) и увеличивается на 1 (микрофункция I4R). Для формирования дополнительного кода Y в регистре R4 требуется 4 микрокоманды. В следующем блоке в регистр RS заносится код числа -16. Для этого микрофункцией LTM код IIII IIII IIII 0000 с шиной M принимается в аккумулятор A и переписывается (микрофункция SDR) в регистр RS.

Блок 6 начиняет цикл умножения. В нем проверяется содержимое триггера Φ_2 EMU, который соответствует дополнительному разряду множителя. Если $\Phi_2 = 1$, управление передается в блок 8, в противном случае – в блок 7. Проверка Φ_2 выполняется с помощью функции перехода EMU JZF. При этом в ЦПЭ никаких операций не выполняется. Блоки 7,8 аналогичны (они расположены в разных ветвях).




Рис. 4.4

Здесь происходит сдвиг вправо множителя X , запоминание спадающего разряда X в триггере Φ_2 и эквалз этого разряда. Для этого сначала содержимое регистра R_4 переписывается в A , который сдвигается с помощью микрофункции SRA . При сдвиге спадающий разряд запоминается в триггере Φ_2 (функция приема флага $EMY STC$) и выполняется условный переход BEL на блок 9 (спадающий разряд равен 1) или блок II (спадающий разряд равен 0). Если проверка выполняется в блоке 8, то переходы по значению разряда следующие: на блок II, если спадающий разряд равен 1; на блок IO, если спадающий разряд равен нулю. Такая организация микропрограммы обеспечивает проверку двух соседних разрядов множителя. При комбинациях 00 и 11 управление будет передано в блок II, при комбинации 10 - на блок 9 (сложения частичной суммы с множителем Y), при комбинации 01 - на блок IO (сложение частичной суммы с дополнением множимого, т.е. вычитание Y).

Накопление частичных сумм (блоки 9, IO) выполняется следующим образом. Сначала содержимое регистра R_4 (блок 9 - вычитание Y) или регистра R_3 (блок IO - сложение Y) записывается в аккумулятор A с помощью микрофункции TLR . Затем содержимое регистра R_2 складывается с аккумулятором и результат записывается в регистр R_2 (микрофункция ALR).

После блоков 9, IO следует блок II, в котором происходит сдвиг вправо частичной суммы и множителя X . Для этого выполняется арифметический сдвиг двух регистров R_2 , R_1 . Сначала с помощью микрофункции $T2R$ (R_2) и функция приема $EMY STC$ в триггере Φ_C запоминается старший разряд регистра R_2 - знак частичной суммы. Обратите внимание на код шины $K = 8000_{16}$, с помощью которого выделяется знаковый разряд. Затем содержимое регистра R_2 переписывается в аккумулятор A и сдвигается вправо (SRA). При сдвиге в старший разряд заносится содержимое триггера Φ_C (функция управления выдачей флагов $EMY FFC$), а спадающий разряд записывается снова в триггер Φ_C (функция приема флагов $EMY STC$). Сдвигнутый аккумулятор переписывается в регистр R_2 ($SBR(R_2)$). Затем из аккумулятора переписывается регистр $R_1(TLR(R_1))$ и сдвигается вправо (SRA), при этом в старший разряд записывается содержимое триггера Φ_C EMY , т.е. младший разряд регистра R_2 . Сдвигнутое содержимое аккумулятора переписывается в регистр R_1 . Таким образом для арифметического сдвига частичной суммы и множителя X требуется шесть микрокоманд.

В блоке 12 выполняется проверка на окончание цикла умножения.

Предварительная характеристика умножения

СБИУД 44.1

Номер операции (F)	Упра. FO	Цикла K	Управление адресом R _M	Примечание		
7	2	3	4	5	6	7
M2	CLA SDR (R2) SDR (R5)	FF0 FF1 FF1	00 00 FF FF FF FF	STE	A := 0; R2 := 0 R5 := 0	
M3	TR (R1)	FF0	FF FF	2FL (M13, M4)	R1 = 0 0 0 0	
M4	ILR (R3) SDR (R4) CMR (R4) ILR (R4)	FF0 FF1 FF0 FF1	00 00 FF FF 00 00 00 00		A := R3 R4 := A $R4 := \frac{A}{24}$ $R4 := R4 + 1$	
M5	LTM (A) SDR (R5)	FF0 FF1	FF FF FF FF		A := -16 / признак ready с циклом RS := A	
M6	NOP	FF0	0	JZF (M7, M8)	Проверка FZ	
M7	ILR (R1) SRA	FF0 FF0	0 0	JRL (M11, M9)	A := R1	Проверка наoddшего разряда X, занес в FZ
M8	ILR (R4) ALR (R2)	FF0 FF0	0 F	JMO (M11)	A := R4 R2 := A + R2	

1	2	3	4	5	6	7
M17	TLR (R2)	FFO	0 0 0	STC	Зондирование зоны разрывом, θ_{FC}	
	TLR (R2)	FFO	0 0 0		$A = R_2$	
	SRA	FFF	0 0 0		$R_2 F = A$	
	SDR (R3)	FFP	0 0 0		$A = R_1$	
M12	TLR (R1)	FFO	0 0 0		Образование разрыва в преном WS FC	
	SRA	FFF	0 0 0		$R_1 = A$	
	SDR (R1)	FFP	0 0 0		$R_1 = R_2$	
M12	TLR (R3)	FFP	0 0 0		$R_5 = R_3 + \varphi$	
	TLR (R5)	FFO	FFF		$R_6 = 0$	
M8	TLR (R1)	FFO	0 0 0			
	SRA	FFO	0 0 0			
M10	TLR (R3)	FFO	0 0 0	STC		
	ALR (R2)	FFO	0 0 0			
M13	TLR (R2)	FFO	0 0 0			
	SDR (R6)	FFP	FFP			
	SDR (R6)	FFO	0 0 0			
M14	TLR (A5)	FFO	FFF	FFF	$R_6 = 0$	
M15	TLR (R2)	FFO	FFP	FFF	$R_2 = 0$	
M15	TLR (R1)	FFO	FFP	FFF	$R_1 = 0$	
M17	TLR (R1)	FFO	FFF	FFF	$R_1 = 0$	
M18	TLR (R5)	FFP	0 0 0	FFF	$R_5 = R_5 + \varphi$	
M19	TLR (R5)	FFP	0 0 0	FFF	$R_5 = R_5 + \varphi$	
M20	NOP	FFO	0 0 0	SMP	$(R_5; \varphi)$	

Сначала содержимое регистра RS увеличивается на 1 (микрофункция ILR(R5)), затем с помощью микрофункции TZR проверяется содержимое регистра RS на ноль. Если содержимое отлично от нуля, то на выходе переноса массива ЦПУ формируется единичный сигнал и функция перехода ЕМУ ZFL передает управление из блок 6 (метка M6). Если в RS содержится ноль, на выходе переноса будет нулевой сигнал и функция перехода ЕМУ ZFL передаст управление на блок 13.

Оставшаяся часть микропрограммы умножения предназначена для формирования байта состояния. В блоке 13 в регистре RG формируется инверсия старших разрядов результата. Если это дополнение равно 0, то в старших разрядах результата содержится все 1, т.е. результат отрицательный и меньше, чем 2^{15} . Построение блока 13 аналогично блоку 4, за исключением микрокоманды увеличения на 1. Проверки (блоки 14, 15, 16, 17) организованы с помощью микрофункций TZR. Занесение в младший разряд байта состояния (RS) единицы производится микрофункцией ILR(R5) (блок 19). Запись единицы в первый разряд байта состояния производится двумя последовательными микрофункциями ILR(R5), ILR(R5) (блок 18). В блоке 20 организуется выход из микропрограммы умножения.

Оценим ориентировочно длительность выполнения разработанной микропрограммы. Основной цикл (блоки 6, 7, 9, II, 12) выполняется 16 раз и содержит 14 микрокоманд. Блоки 2, 3, 4, 5 включают 10 микрокоманд. Столько содержит блоки 13, 14, 16, 15, 16, 18, 20. Таким образом, для умножения требуется выполнить $16 \times 14 + 20 = 224$ микрокоманды. При производительности 2 миллиона микросекунд в секунду (текущая частота 2 МГц) для этого потребуется 122 микросекунды, что отвечает поставленным времененным требованиям.

Перейдем к рассмотрению организации обмена данных между модулем аппаратного умножения и центральным процессором микро-ЭВМ.

Обращение к модулю со стороны центрального процессора может производиться двумя командами. Командой ввода IN, при которой вырабатывается сигнал чтения (IORC). Модуль, при появлении команды ввода, должен передать в процессор один из четырех байтов результата или байт состояния. Присвоим следующие адреса:

F0 - младший байт шестнадцати младших разрядов результата P1 (расположен в R1);

F1 - старший байт шестнадцати младших разрядов результата P2 (расположен в R1);

F2 - младший байт шестнадцати старших разрядов результата P3 (расположен в R2);

P2 - старший байт четырнадцати старших разрядов результата P4 (расположен в R2);

P4 - байт состояния (расположен в R5).

Вторая команда обращения к модулю - команда вывода СМТ, при которойрабатывается сигнал записи (T_{OWC}). По этой команде модуль должен принять один из четырех информационных байтов или приказ пуска операции умножения. Присвоим следующие адреса:

F0 - младший байт множителя X (принимается в R1);

F1 - старший байт множителя X (принимается в R1);

F2 - младший байт множимого Y (принимается в R3);

F3 - старший байт множимого Y (принимается в R3);

F4 - пуск операции умножения.

Прием следующий общий принцип организации обмена. Модуль аппаратного умножения всегда находится в состоянии ожидания обращения к нему, анализируя адреса на шине адреса. При появлении одного из адресов (F0 - F4) и сигнала T_{OWC} или T_{ORC} происходит выполнение соответствующей операции. При получении команды пуска операции модуль снимает сигнал готовности и не реагирует на все обращения до завершения умножения. Блок-схема микропрограммы обмена приведена на рис. 4.5, в предварительный вариант микропрограммы - в табл. 4.2.

Напомним, что в ЕМУ имеется четыре входа K7 - K4, состояния которых можно анализировать функцией перехода JРХ. При обращении к модулю, будем формировать из входов K7 - K4 комбинацию сигналов, несущую информацию о адресе обращения и состояниях линий T_{OWC}, T_{ORC}. Микрофункция перехода JРХ передает управление на ту же самую микропрограмму, которая соответствует адресу и сигналам чтения или записи.

Выдача информации (блоки В12, В13, В14, В15, В17) производится аналогично, одной микрокомандой ILR, переписывающей содержимое соответствующего регистра в аккумулятор, откуда код поступает на линии данных ЦПЭ через выходной буфер данных. Обратите внимание, что для чтения младших байтов Р2, Р1 и старших байтов Р4, Р3 результата используются по одной микрокоманде: ILR(R1), ILR(R2), соответственно. Выбор младшего или старшего байта осуществляется управлением выходными буферами данных младших четырех или старших четырех ЦПЭ.

Запись X и Y в регистры (соответственно блоки В8, В9, и В10, В11) выполняется одинаково. Приведен приведен следующим образом

БЛОК-СХЕМА МИКРОПРОГРАМНОЙ ОБМЕННОЙ




Рис.4.5

Лекция 4.2

Представление чисел в памяти компьютера обновлена в 4.17

Минимум	Максимум	Кодовый вид	Число с плавающей точкой	Число с фиксированной точкой	Примечание
-1	1	2	3	4	5
81	NOP	FF0	0000 JPK	HCE	
8125/5	ILR (R1)	FF0	0000 K	K E1	Бездара R1 SA (R1,R2)
8148/5	ILR (R2)	FF0	0000 K	K E1	Бездара R2 SA (R3,R4)
817	ILR (R5)	FF0	0000 K	K E1	Бездара R5 SA (базы состояний)
88	L DI	FF1	00FF	K E1	Приведен на базе X, если единичные разряды = 0
89	ORI	FF0	FF00	K E1	Приведен для базы X;
89+1	SDR (R1)	FF1	FFFF	K E1	значки X & R1
810	L DI	FF1	00FF	K E1	Приведен на базе Y, если единичные разряды = 0
811	ORI	FF0	FF00	K E1	Приведен для базы Y;
811+1	SDR (R2)	FF1	FFFF	K E1	значки Y & R2
815	NOP	FF0	0000	JMP (перевод)	Перевод к непрограммированному участку

(рассмотрим на примере X). Сначала центральный процессор микро-ЭВМ выполняет команду OUT F0 – запись младшего байта X. Микрофункция перехода JRX воспринимает соответствующие сигналы на входах K7 – K4 БМУ и передает управление в блок В8. Здесь в ЦПЭ подается микрофункция LD1, по которой информация с входных линий I принимается в аккумулятор. Обратите внимание на маску шины K ЦПЭ – OFF, которая выделяет только младший байт. Таким образом, младший байт X будет принят в младшие 8 разрядов аккумулятора, а старшие 8 разрядов аккумулятора обнуляются. Управление в микропрограмме снова передается к JRX. Затем центральный процессор микро-ЭВМ выполняет команду OUT F1 – запись старшего байта X. Микрофункция перехода JRX передает управление в блок В9. Старший байт принимается здесь в старшие восемь разрядов аккумулятора (микрофункция OR1, шина K – FOO). После этого содержимое аккумулятора (все 16 разрядов X) переписывается в регистр R1 (микрофункция SDR(R1)). Управление снова возвращается в В1. Если процессор выполняет команду OUT F4, функция перехода передает управление в блок В16, где выполняется команда безусловной передачи управления в микропрограмму умножения.

4.6. Блок-схема модуля

Модуль аппаратного умножения с учетом проработки микропрограммы и требований к сопряжению с любой микро-ЭВМ можно построить из следующих блоков и элементов (рис.4.6):

1. Блок микропрограммного управления (БМУ) – формирует адрес следующей микрокоманды;

2. ПЗУ микрокоманд – хранит микропрограмму работы модуля;

3. Массив ЦПЭ – состоит из 8 элементов (ЦПЭ) и реализует микроподпрограммы над шестнадцатиразрядными данными в соответствии с разработанной микропрограммой. Массив ЦПЭ разделен на две части: четыре ЦПЭ младшего байта (№ 0, 1, 2, 3) и четыре ЦПЭ старшего байта (№4, 5, 6, 7). Кумерация ЦПЭ справа-налево;

4. Схема формирования переноса (ФС) – предназначена для формирования нулевого сигнала переноса при приеме младшего байта X или Y в регистры ЦПЭ;

5. Формирователь шины K (ФШК) – формирует сигналы на входных линиях K массива ЦПЭ в соответствии с ходом в поле K текущей микрокоманды;

6. Формирователь сигналов ЕД, С1 – предназначен для управления выходными буферами данных младшего и старшего байтов массива

БЛОК/ЛАСК

БЛОК-СХЕМА МОДУЛЯ




Рис. 4.6

ЦПЭ при выполнении операций выхода информации из модуля, формирует также сигнал GI управления ФС;

7. Буфер шины данных - обеспечивает сопряжение двунаправленных линий данных шины микро-ЭВМ с входными линиями I и выходными линиями D массива ЦПЭ;

8. Буфер адреса и сигналов управления - обеспечивает развязку и согласование линий адреса и управления шины микро-ЭВМ в внутренних схемах модуля;

9. Схема выборки - формирует сигналы выборки модуля MS, когда центральный процессор микро-ЭВМ обращается к модулю (из шины адреса комбинации F0 - F4);

10. Формирователь адреса перехода (ФАП) - формирует код на входе команды BMU (K7 - K4) в соответствии с адресом на шине микро-ЭВМ;

11. Одновибратор - вырабатывает импульсный сигнал выборки модуля MSI определенной длительности для отображивания выдачи кода на выходе ФАП;

12. Формирователь сигнала готовности (ФСГ) - генерирует сигнал неготовности модуля при выполнении операции умножения и выдает его на линии XACK шины микро-ЭВМ.

Рассмотрим основные элементы работы модуля.

Умножитель приводится в исходное положение высоким уровнем на линии INIT шины микро-ЭВМ. По этому сигналу в буфере адреса формируется сигнал сброса RS, который подается на вход загрузки команды BMU BMW. При этом на входах команды BMU (K7 - K0) должен стоять адрес первой команды микропрограммы B1 (см.табл.4.2).

После снятия сигнала INIT начинается выполнение этой микропрограммы. В поле функции перехода записан код JRX, таким образом она будет циклически выполняться до тех пор, пока на входах K7 - K0 сохраняется ее адрес. Отметим, что эта же микропрограмма должна формировать истинный сигнал готовности - модуль готов к обмену с процессором и выполнению операции умножения.

Прием информации рассмотрим на примере записи в модуль множимого Y. Сначала на линиях адреса шины микро-ЭВМ устанавливается адрес F2, затем на линиях данных появляется младший байт Y, сопровождаемый низким уровнем сигнала IOWC (процессор выполняет команду OUT, см. /3,19/). При совпадении адреса F2 и сигнала IOWC срабатывает схема выборки и формирует сигнал выборки модуля MS. Одновременно буфер шины данных настраивается на прием информации и пропускает младший байт Y на входе T массива ЦПЭ

(обратите внимание – одновременно на младший и старший байт массива ЦПЭ!). Формирователь ЕД , СХ вырабатывает сигнал ЧТ , который запрашивает передачу переноса из младшего байта массива ЦПЭ в старший. Адрес F2 подается также на входы схемы ФАП, которая формирует код перехода к микрокоманде В10 (табл. 4.2). По переднему фронту сигнала MS одновибратор формирует импульсный сигнал АСЛ , который стробирует выдачу кода с ФАП на входы команды ВМУ . Функция перехода ЗРХ . анализирует этот код и формирует адрес микрокоманды В10. По этой микрокоманде младший байт Ч принимается в аккумулятор ЦПЭ. Причем прием происходит только в младший половине массива ЦПЭ, так как на входах К ЦПЭ согласно микрокоманде устанавливается код 00FF. В старший байт аккумулятора записывается код нуля, потому что перенос из младшего байта запрещен. После микрокоманды В10 управление снова возвращается к В1 – модуль сдвигает обращение. Подобно выполняется прием старшего байта Ч . Основное отличие заключается в том, что выбирается микрокоманда В11, по которой старший байт Ч принимается в старший байт аккумулятора массива ЦПЭ (шина К - FF00!). После микрокоманды В11 следует микрокоманда В11 + I. Здесь содержимое аккумулятора (шестнадцать разрядов множимого Ч) переписывается в регистр R3 , а управление передается к микрокоманде В1 – сдвигание обращения к модулю. Аналогично выполняется прием множителя X . и команда пуска операции.

Передача данных из модуля в процессор микро-ЭВМ происходит в следующей последовательности (на примере чтения байта состояния). Процессор микро-ЭВМ устанавливает на линиях адреса шины код F4 и сигнал на линии IORC переходит в нижний уровень (команда IN MI 8080). По комбинации F4 на линиях адреса и сигналу IORC схема выборки формирует сигнал MS . Буфер шины данных настраивается на выдачу информации, подключая выходы D старшего и младшего байтов массива ЦПЭ в линии данных шины микро-ЭВМ . При этом выходы D переходят из третьего состояния только в одной из половин массива ЦПЭ, что обеспечивается формированием соответствующего сигнала ED управления внешним буфером данных ЦПЭ. Для адреса F4, схема формирования ED вырабатывает сигнал разрешения для младшего байта массива ЦПЭ, таким образом на линии данных микро-ЭВМ подается содержимое младшего байта аккумулятора ЦПЭ. По сигналу MS срабатывает одновибратор и схема ФАП, формируя на входах команды ВМУ код перехода к микрокоманде В17. Микрофункция T12(R3) этой микрокоманды заносит содержимое регистра R5 в аккумулятор.

следовательно младший байт РС (байт состояния) будет выдан по линии данных шины микро-ЭВМ и прикат в микропроцессор. После микрокоманды В17 управление в микропрограмме слова передается к В1 - микрокоманде ожидания обращения к модулю.

Работа модуля при выполнении собственно микропрограммы умножения аналогична описанной в п.3. Важно только помнить, что в процессе выполнения собственно операции сигнал готовности отсутствует, сообщая тем самым центральному процессору, что модуль занят.

4.7. Полная микропрограмма работы модуля

Перейдем к разработке полной микропрограммы умножителя в мнемонических обозначениях. Ориентируясь на выбранную структуру модуля и предложенную организацию его работы, выберем формат микрокоманды.

Микрокоманды содержат следующие поля (рис.4.7)

1. Семиразрядное поле управления операцией (микробункцией) ЦПЭ F_6-F_0 - задает микрофункцию, которая должна выполняться массивом ЦПЭ в данном такте.

2. Трехразрядное поле управления шиной К ЦПЭ - задает 6 различных комбинаций из входах К массива ЦПЭ: 0000_{16} , $FFFF_{16}$, $0FFF_{16}$, 8000_{16} .

3. Семиразрядное поле управления адресом БМУ AC_6-AC_0 - определяет функцию перехода БМУ, с помощью которой формируется адрес следующей микрокоманды.

4. Двухразрядное поле управления приемом флагов FC_3 , FC_2 - определяет состояние флагов FC , FL БМУ.

5. Двухразрядное поле управления выходом флагов FC_1 , FC_0 - определяет состояние выхода флага РО БМУ (состояние входа CX массива ЦПЭ).

6. Одноразрядное поле управления сигналом готовности модуля. Таким образом микрокоманда модуля должна содержать 22 разряда.

Как указывалось ранее (п.3), при составлении микропрограмм удобно пользоваться таблицей распределения ячеек ПЗУ микрокоманд и таблицей переходов между микрокомандами (для разрабатываемой микропрограммы эти таблицы приведены на рис. 4.8, 4.9 соответственно). Собственно микрокоманды последовательно записываются в таблице. Формат которой расширен по сравнению с табл.4.1 за счет колонок "Адрес микрокоманды" и "Адрес следующей микрокоманды". В этих колонках записывается адрес ячейки ПЗУ, в которой хранится линия микрокоманды, и адрес ячейки ПЗУ, из которой будет извлекаться следующая микроко-

Формат микрокоманды модуля управления

Порядок	Обознач.	Куда подключен
0	МК ₀	F ₆
1	МК ₁	F ₅ Входы
2	МК ₂	F ₄ управления
3	МК ₃	F ₃ функций
4	МК ₄	F ₂ ЦПЭ
5	МК ₅	F ₁
6	МК ₆	F ₀
7	МК ₇	Входы
8	МК ₈	формирователя шины K
9	МК ₉	
10	МК ₁₀	УА6
11	МК ₁₁	УА5
12	МК ₁₂	УА4 Входы
13	МК ₁₃	УА3 управления
14	МК ₁₄	УА2 регистром
15	МК ₁₅	УА1 адреса
16	МК ₁₆	УА0 БМУ
17	МК ₁₇	УФ ₃ Входы управления присе-
18	МК ₁₈	УФ ₂ мом флагов
19	МК ₁₉	УФ ₁ Входы управ- ления выда-
20	МК ₂₀	УФ ₀ чей флагов
21	МК ₂₁	сигнал готовности
22	МК ₂₂	Резерв
23	МК ₂₃	Резерв

Рис. 4.7

манды. Адреса фиксируются в виде двух шестнадцатиричных цифр, например, 7 - 14 означает ячейку памяти с адресом 0C111110 (седьмая строка, четырнадцатая колонка).

Рассмотрим размещение микрокоманд для микропрограммы ожидания обращения к обмену. Микрокоманду ожидания обращения разместим в ячейке 0 - 15 (нулевая строка, пятнадцатая колонка). По этой микрокоманде никаких операций в ЦПЭ не выполняется, поэтому в поле операции ЦПЭ записываем микрофункцию NOP. На шине K должна быть комбинация 0000, на входе СТ массива ЦПЭ должна быть 0, поэтому в поле управления выходом флага записываем мемориическое обозначение FFO. Триггеры ФС, ФР БМУ должны сохранять свое состояние - в поле управления приемом записывается HСР. В поле управления адресом БМУ заносим 1РХ - условный переход по входам К₇-К₄ Л.У. Эта функция определяет переход на одну из ячеек нулевой строки, номер которой задается двоичным кодом на входах К₇-К₄. В поле готовности проставляем символ R - модуль готов к работе. Так формируется первая микрокоманда микропрограммы, см. табл. 4.3.

Расположим в первых трех ячейках нулевой строки микрокоманды выдачи информации: в ячейке 0-0 микрокоманду В12, в ячейке 0-1 микрокоманду В14, в ячейке 0-2 микрокоманду В17. Все эти микрокоманды одинаковы в отличии только номером регистра, который передается в аккумулятор ЦПЭ. Например, для выдачи младших шестнадцати разрядов результата (байты Р2, Р1) необходимо в аккумулятор переписать содержимое регистра R1, т.е. в поле операции ЦПЭ микрокоманды В12 записываем LR(R1), причем на шине K ЦПЭ должны быть комбинация 0000₁₆. Вход СТ массива ЦПЭ (выход F0 БМУ) должен быть в 0, поэтому в поле управления выходом флага БМУ записываем FFO. Состояние триггеров ФС, ФР БМУ в рассматриваемой микрокоманде безразлично, поэтому в поле управления приемом флагов ставим HСР. После формируемой микрокоманды должна выполняться микрокоманды В1, т.е. необходимо передать управление в ячейку 0-15. Таким образом, следующий адрес находится в текущей (нулевой) строке и можно воспользоваться функцией перехода 1СЦ, которая записывается в поле управления адресом БМУ. Так составляется микрокоманда В12, аналогично формируются микрокоманды В14, В17.

Рассмотрим микрокоманды приема информации (на примере приема иномителя Y). Ранее мы определили, что прием младшего байта и прием старшего байта выполняются отдельными микрокомандами. Младший байт принимается в аккумулятор микрокомандой В19. Расположим ее в ячейке 0-6. Для приема информации с входной шиной I в акку-

мулятор используем микрофункцию LDI (AC), причем на вход SI младшего байта ЦПЭ должна подаваться I . Следовательно, в поле управления выходом флага $F0$ ЕМУ записываем $FF1$. Так как прием происходит только в младший байт на входах К ЦПЭ должна быть комбинация $00FF_{16}$. После этой микрокоманды необходимо перейти к микрокоманде BI – в поле управления адресом ЕМУ записываем функцию перехода JCR и адресу $0-15$.

Прием старшего байта (BII) в старшие разряды аккумулятора ЦПЭ происходит по микрооперации $ORI(AC)$ при комбинации на входах К ЦПЭ $FF00_{16}$. На вход SI ЦПЭ необходимо подать 0 , поэтому в поле управления выходом флага ЕМУ записываем $FF0$. После приема Y в аккумулятор, его необходимо переписать в регистр $R3$. Это выполняется микрокомандой $BII+I$, которую расположим в ячейке I-7. Тогда для перехода из $0-7$ в $I-7$ поле управления адресом ЕМУ должно содержать функцию JCC – переход в текущей колонке.

Перезапись содержимого аккумулятора (код Y) в регистр $R3$ осуществляется микрофункцией $SDR(R3)$, комбинация на шине К $FFFF$. В поле управления $F0$ записывается операция FPI – на вход SI ЦПЭ необходимо подать I . После микрокоманды $BII+I$ (ячейка I-7) управление снова должно быть передано к микрокоманде BI , т.е. в ячейку $0-15$. Такой переход (изменяется и номер строки, и номер колонки) можно осуществить только с помощью функции ZER – переход к нулевой строке.

Аналогично формируются микрокоманды приема X ($B8, B9, B9+I$). Прием команды начать операцию умножения происходит с помощью передачи управления в ячейку $0-8$. Здесь никаких операций в ЦПЭ не выполняется, а следующая микрокоманда с помощью функции перехода выбирается из ячейки I-8, где собственно и начинается микропрограмма умножения.

При записи микропрограммы умножения будем группировать команды в $8 - 15$ колонках. Для организации условных переходов по флагу F и триггеру $\Phi \Xi$ (см. предварительную микропрограмму, табл. 4.1) используем функции перехода JPL и JZF . Если микрокоманды перехода располагаются в колонках $8 - 15$ (строки $0 - 16$), то микрокоманды – "приемники" управления должны всегда располагаться в колонках IO, II . Причем, переход в колонку происходит при нулевом значении определяемого триггера, а в колонку II – при единичном.

Рассмотрим распределение памяти для начального участка микропрограммы умножения. Микрокоманду $M2$ разместим в ячейке I-3, микрокоманду $M2 + I$ в ячейке 2-1 (переход в колонке – JCC). Микроко-

манду M2+2 расположим в ячейке 2-9 (переход в текущей строке – JCR). Далее следует микрокоманда M3 – условный переход по состоянию триггера F БМУ. Этую команду запишем в ячейку I-9. Микрокоманды – "приемники" условного перехода удобно записать в ячейки I-10 (микрокоманда M13 – переход по нулю) и I-II (микрокоманда M4 – переход по единице). Затем распределяется память ПЗУ для блока M4 и так далее. Выбранные адреса микрокоманд фиксируются в колонках "Адрес MK" и "Следующий адрес MK" табл. 4.3. Одновременно указывается и функция управления адресом БМУ: (при переходе в колонке JCC , при переходе в строке JCR) и заполняется таблица переходов между микрокомандами (рис. 4.9). При дальнейшем распределении памяти необходимо принимать во внимание два следующих факта.

Во-первых. Так как колонки IO, II используются при организации условных переходов и занимать их для записи последовательно выполняемых микрокоманд нежелательно, то для микрокоманд – "приемников" условных переходов необходимо подыскивать строки со свободными ячейками. Например, микрокоманда M6 (размещена во второй строке, колонка двенадцать) должна проверять состояние флага F_2 и передавать управление к M7 ($F_2=0$) или к M8 ($F_2=1$). Микрокоманды M7, M8 предпочтительно расположить в строке 3, колонки IO, II так как вторая строка уже вся занята микрокомандами второго и пятого блоков.

Во-вторых. Управление к некоторым микрокомандам передается из различных источников, поэтому часто требуется вводить промежуточные микрокоманды, задающие правильные переходы по колонкам и строкам. Например, микрокоманда M11 (блок II – одновременный сдвиг регистров R1, R2 вправо) принимает управление из четырех источников: из блоков M7, M8 в результате условных переходов и из блоков M9, M10 безусловно. Начальную микрокоманду II блока разместим в ячейке 4-8. Для перехода к этой микрокоманде используются промежуточные микрокоманды M11¹² в ячейках 4-I, 5-8, 6-II. Переход из блока M7 происходит через промежуточную микрокоманду 4-IO. Переход из блока M8 происходит через микрокоманды в ячейках 5-II, 5-8. Переход из блока M9 промежуточных микрокоманд не использует. Переход из блока M10 осуществляется через промежуточную микрокоманду в ячейке 5-8. Никаких действий в ЦПЭ во время выполнения промежуточных микрокоманд не производится.

Выход из микропрограммы умножения возможен в блоках M20, M19, M18. В поле управления переходом этих микрокоманд записываем функцию перехода к нулевой строке JZR с адресом 0-15, т.е. переход к микрокоманде ожидания обращения к модулю. Сигнал готовности во

Распределение ячеек №35 микроман

	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	81,2 отмеч №2
?	612,13	614,15	617		68	69	610	611	616								
				69+1		611+1	M2	M3	M13	M14	M4+1	M4+2	M4+3	M4+3+1			
							M2+1	M2+2	M13*	M6*	M6	M8+1	M5	M13+2			
							M11+1	M7+1	M7	M8	M8+1	M11+2	M11+3	M11+4			
							M11	M9+1	M11*	M9	M11+2	M11+5	M11+4				
								M11*	M10+1	M10	M11*	M12	M12+1				
									M16	M16*	M15*	M15					
									M18+1	M15*	M18	M16*					
										M117	M20						
										M118	M18*						

Переходы между микрокомандами




Таблица 4.3

Мн. программа работы умножителя на мнемонике

Метка	Адрес	Операция	Управл.	Шина	Команды	След.	Примечание	
							Мн. адрес	Флаг
01	2	3	4	5	6	7	8	9
012;8/3	0-15	NOP	FF0	0000	JPX	HEZ	R	
014;8/15	0-0	ILR(R1)	FF0	0000	JCR	HEZ	NP	Больше R1 R2 A(P1, P2)
017	0-1	ILR(R2)	FF0	0000	JCR	HEZ	NP	Больше R2 R3 A(P3, P4)
018	0-2	ILR(R5)	FF0	0000	JCR	HEZ	NP	Больше R5 R4 B(Больше сортировки)
019	0-4	LDI(A1)	FF1	00FF	JCR	0-15	NP	Прием НЛ.Б. X
020	0-5	ORJ(AC1)	FF0	FF00	JCR	1-5	NP	Изменение б.А
021	1-5	SDR(R1)	F17	FFFF	JCR	0-15	R	Запись X в R1
022	0-6	LDI(AC1)	FF1	00FF	JCR	0-15	NP	Прием НЛ.Б. Y
023	0-7	ORJ(AC2)	FF0	FF00	JCR	1-7	NP	Прием от б.Р. Y
024	1-7	SDR(R3)	F11	FFFF	JCR	0-15	R	Запись Ч в R3
025	0-8	NOP	FF0	0000	JCR	1-8	NP	Переход к выполнению
M2	1-8	CLA	FF0	0000	JCR	2-8	STZ	A:=0; T2:=0
M3	2-8	SDR(R2)	F21	FFFF	JCR	2-9	HEZ	AP
M4	2-9	SDR(R5)	FF1	FFFF	JCR	1-9	HEZ	AP
M5	1-3	TER(R1)	FF0	FF FF	JFL	1-10;11	HEZ	AP
M6	1-11	ILR(R3)	FF0	0000	JCR	1-12	HEZ	AP
M7	1-12	SDR(R4)	FF1	FFFF	JCR	1-13	HEZ	AP
M8	1-13	CMR(R4)	FF1	0000	JCR	1-14	HEZ	AP
M9	1-14	JLR(R4)	F1Y	0000	JCR	2-14	HEZ	AP
M10	2-14	LLM(A1)	FF0	FFFF	JCR	2-13	HEZ	AP
M11	2-15	SDR(R5)	FF1	0000	JCR	2-12	HEZ	AP
M12	2-16	NOP	FF0	0000	JCR	2-10;11	HEZ	AP
M13	2-17	JLR(R1)	FF1	0000	JCR	3-9	HEZ	AP
M14	3-9	SRA	FF0	0000	JFL	4-10;11	STZ	AP

Таблица 4.3 (продолжение)

1	2	3	4	5	6	7	8	9	10
M9	4-10 4-H	NOP JLR(R4) ALR(R2)	FEO FFF FF0	0 000 0 000 0 000	JCR JCR JCR	4-8 4-8 4-8	HCE HCE HCE	NA NA NA	Нерекод R4 (M11) A:=R4 R2:=A+82
M11	4-9 4-B	TER(C4) JLR(R2)	FFF FF0 FFF	0 000 0 000 0 000	JCR JCR JCR	4-8 3-8 3-8	HCE STC HCE	NA NA NA	Задержка знакоа & PC A:=R2
M12	3-15 5-14 4-14 4-13 4-12	SRA SDR(R7) JLR(R1) SRA SDR(R4)	FFF FFF FFF FFF	0 000 0 000 0 000 0 000	JCR JCR JCR JCR	3-13 3-14 4-14 4-13	HCE STC HCE HCE	NA NA NA NA	CD008 Р2:=A A:=R1 Р1:=A
M13	5-15 2-10 2-11 3-11 5-12	TER(A5) NOP NOP JLR(R4) SRA	FFF FFF FFF FFF FFF	0 000 0 000 0 000 0 000 0 000	JCR JCR JCR JCR JCR	3-12 3-12 3-12 3-12 3-12	HCE HCE HCE HCE HCE	NA NA NA NA NA	R5=R5+1 RS=CD009 Нерекод K M13(M13) Нерекод K M6(M6+4) A:=R1
M14	5-11 5-8 5-10 5-9 4-10	NOP NOP JLR(R3) ALR(A2) JLR(R2)	FFF FFF FFF FFF FFF	0 000 0 000 0 000 0 000 0 000	JCR JCR JCR JCR JCR	5-10 5-8 4-8 5-1 5-12	STS HCE HCE HCE HCE	NA NA NA NA NA	Номерка M45, значение & F2 Нерекод K M11(M11) Нерекод K M15(M15)
M15	5-13 5-15 6-11 6-12 7-10	SDR(R6) CPR(R5) TER(C6) NOD TER(R2)	FFF FFF FFF FFF FFF	0 000 0 000 0 000 0 000 0 000	JCR JCR JCR JCR JCR	5-8 5-8 5-8 5-12 5-12	HCE HCE HCE HCE HCE	NA NA NA NA NA	A:=R3 Р2:=R2+4 A:=R2 Р5=A Р6=A
M16	5-14 6-10 6-11 6-12 7-10	CPR(R6) TER(C6) TER(C6) NOD TER(R2)	FFF FFF FFF FFF FFF	0 000 0 000 0 000 0 000 0 000	JCR JCR JCR JCR JCR	5-15 5-15 5-15 5-15 5-15	HCE HCE HCE HCE HCE	NA NA NA NA NA	Нерекод K M15(M15)
M17	6-13 6-9 7-10	TER(R5) JLR(R5) NOD	FFF FFF FFF	0 000 0 000 0 000	JFL JFL JFL	6-12 6-12 6-12	HCE HCE HCE	NA NA NA	Нерекод K M15(M15)
M18	7-11 7-11	TER(R5) JLR(R5)	FFF FFF	0 000 0 000	JCR JCR	7-14 7-14	HCE HCE	NA NA	Нерекод K M18(M18)
M19	7-10 7-10	TER(R5) JLR(R5)	FFF FFF	0 000 0 000	JCR JCR	7-9 7-9	HCE HCE	NA NA	Р1:=2 Р1:=4
M20	8-11 8-11	NOD	FFF	0 000	JCR	8-15 8-15	HCE HCE	NA NA	Нерекод Нерекод

ия выполнения операции умножения должен отсутствовать - в поле готовности записываем NR. Заполнение других полей выполняется в соответствии с ранее составленной предварительной микропрограммой.

Учитывая введение промежуточные микрокоманды, можно рассчитать окончательно суммарное количество микрокоманд, необходимое для умножения. Оно составит $10 + 16 \times 16 + 14 = 280$ микрокоманд, следовательно, время выполнения операции будет 140 мкс при тактовой частоте 2 МГц.

4.8. Синтез схем модуля

Перейдем к разработке функциональных схем блоков и узлов модуля.

4.8.1. Постоянное ЗУ микрокоманд

Для построения ЗУ микрокоманд удобно использовать микросхемы K556РТ5, представляющие собой ПЗУ с организацией 512 х 8 разрядов. Так как микрокоманды модуля содержат 22 разряда, необходимо поставить 3 микросхемы. Схема ПЗУ приведена на рис.4.10. Десятиразрядный адрес MA₀ - MA₈ с БМУ параллельно подается на адресные входы микросхем. На входы выборки кристалла поданы разрешающие уровни, поэтому 22-разрядное слово микрокоманды появится на выходах всех трех микросхем через 70 нс после поступления адреса. Выходы микросхем ПЗУ серии К556 выполнены с открытым коллектором. Для согласования по уровням с нагрузочными микросхемами необходимо определить величину резистора R₄. Сопротивление R₄ зависит от минимального и максимального значений допустимых уровней согласования на выходах БИС ПЗУ. Максимальное значение R₄ определяется из режима, когда все выходы микросхемы имеют высокий уровень /16/:

$$R_{1\max} = \frac{E_{min} - U_{1\max}}{I_{1\max}^2 + n \cdot I_{1\max}^2},$$

где E_{min} - минимальное напряжение питания (4,75 В);

n - количество нагрузочных входов, примем n=8 (массив ЦПЭ имеет 8 входов управления функцией);

U_{1min} - минимальный уровень логической единицы схемы нагрузки (2,4 В);


I_{1max} - выходной ток логической единицы БИС ПЗУ (0,1 мА);

I_{1m} - входной ток логической единицы схемы нагрузки (0,04 мА).

Следовательно:

$$R_{1\max} = \frac{4.75 - 2.4}{0.1 - 0.04} = \frac{2.35}{0.06} = 39.17 \text{ кОм},$$

Схема ПЗУ микропрограмм



Минимальное значение R_4 находится из условия, когда выход ПЗУ переходит в нижний уровень:

$$R_{4\min} = \frac{U_{pmax} - U_{lmax}}{I_{lmax}^0 - n \cdot I_{lmax}^0},$$

где: U_{pmax} – максимальное напряжение питания (5,25 В);

U_{lmax} – максимальный уровень логического нуля схемы нагрузки (0,4 В);

I_{lmax}^0 – выходной ток логического нуля БИС ПЗУ (15 мА);

I_{lmax}^0 – входной ток логического нуля схемы нагрузки (1,6 мА).

Расчет дает

$$R_{4\min} = \frac{5,25 - 0,4}{15 - 8 \cdot 1,6} = \frac{4,85}{2,2} = 2,2 \text{ кОм}.$$

Выбираем окончательно $R_4 = 3,3 \text{ кОм}$.

Если при расчете $R_4 < 140\Omega$, то необходимо включить дополнительное сопротивление, величина которого определяется из неравенства:

$$\frac{U_{lmin}}{U_{pmax} - U_{lmin}} R_4 \leq R_2 \leq \frac{U_{lmax}}{U_{pmax} - U_{lmax}} \cdot R_4.$$

Емкость разработанного ПЗУ (512 микрокоманд) значительно больше, чем объем микропрограммы работы умножителя (60 микрокоманд). Это позволяет в дальнейшем достаточно просто расширять функции модуля.

4.8.2. Буфер адреса и сигналов управления

На вход схемы с шины микро-ЭВМ поступают три сигнала управления I_{10WC} , I_{10RC} и I_{10LT} и младший байт адреса. Схема необходима для согласования сигналов шины по нагрузке – не более одного стандартного TTL входа. Построим схему на базе элементов К155ЛН1, в которой содержится часть инверторов. Схема буфера адреса и сигналов управления приведена на рис. 4.11. Здесь

- сигнал записи $WR = \bar{I}_{10WC}$;
- сигнал чтения $RD = \bar{I}_{10RC}$; $\bar{RD} = \bar{I}_{RD}$;
- сигнал сброса $RS = \bar{I}_{INIT}$.

4.8.3. Схема выборки

Сигнал выборки модуля MS, генерируемый схемой, должен принимать единичное значение при обращении к модулю. Следовательно, сигнал должен быть активным, когда на адресных линиях шины микро-ЭВМ установлена одна из комбинаций

$$PO = 1111\ 0000$$

$$PI = 1111\ 0001$$

Буфер адреса и сигналов управления,
Формирователь сигнала выборки




Рис. 4.11

$$\begin{aligned} F2 &= \text{III} \text{ OOO} \\ F3 &= \text{III} \text{ OOI} \\ F4 &= \text{III} \text{ OIO} \end{aligned}$$

и присутствует либо сигнал чтения ($RD = 1$), либо сигнал записи ($WR = 1$). Следовательно,

$$MS = RD \cdot WR \cdot AD7 \cdot AD6 \cdot AD5 \cdot AD4 \cdot \overline{AD3} (\overline{AD2} + AD2 \cdot \overline{AD1} \cdot \overline{AD0}).$$

Это выражение легко преобразуется к виду

$$MS = \overline{WR} \cdot \overline{RD} \cdot S1,$$

$$S1 = \overline{AD7} + \overline{AD6} + \overline{AD5} + \overline{AD4} + AD3 \cdot \overline{S2},$$

$$S2 = AD2 \cdot \overline{AD1} \cdot \overline{AD0}.$$

Схема, построенная по этим соотношениям на элементах серии K155, приведена на рис. 4.11.

4.8.4. Буфер шины данных

Буфер шины данных, связывающий двухнаправленные линии данных шины микро-ЭВМ с входными I и выходными D линиями массива ЦПЭ удобно строить на элементах K589AP16 или K589AP26 /4, 12/. Так как входы I и выходы D ЦПЭ инверсные, а сигналы данных на шине микро-ЭВМ прямые /3/, лучше использовать микросхемы K589AP26, которые обеспечивают инвертирование сигналов. Для передачи байта данных необходимо применять два параллельно включенных четырехразрядных шинных формирователя. Схема буфера приведена на рис. 4.12.

Шинный формирователь K589AP26 управляется с помощью двух входов. Вход ВК – выборка кристалла – определяет состояние формирователя, причем высокий уровень переводит его в третье состояние. В нашей схеме подключение модуля к шине данных микро-ЭВМ должно происходить при $MS = 1$, следовательно, $BY = \overline{MS}$ (вход ВК – инверсный). Направление передачи сигналов выбирается уровнем на входе УВ. Если на входе УВ низкий уровень, информация о входов А передается на входы/выходы В формирователя, если уровень высокий, информация передается с входов/выходов В на выходы С. Для управления входами УВ используем сигнал \overline{RD} . Тогда при выборке модуля формирователь настроится на передачу данных с линий DB шины микро-ЭВМ на входы T ЦПЭ. И только при чтении данных ($\overline{RD} = 0$) – формирователь подключит выходы D ЦПЭ к линиям DB шины микро-ЭВМ.

4.8.5. Формирователь адреса перехода

Формирователь адреса перехода должен по импульльному сигналу вы-

Подключение системной шины данных
к входам и выходам D ЧПЗ

DB₀ 1

DB₁ 2

DB₂ 3

DB₃ 4

DB₄ 5

DB₅ 6

DB₆ 7

DB₇ 8

RD 1

MS 2





Рис. 4.12

борки МСТ издать на входы команды К₇–К₄ БИУ адрес ячейки в нулевой строке, из которой необходимо выбрать следующую микрокоманду. Этот адрес определяется, во-первых, адресом обращения к модулю (комбинацией сигналов на адресных линиях шины микро-ЭВМ) и, во-вторых, наличием сигнала чтения RD или записи WR. Соответствие адресов приведено в табл. 4.4.

Например, при обращении центрального процессора к модулю по адресу F2 при операции записи (WR=1) на выходе формирователя должна быть комбинация 0110 – переход к ячейке 0–6, где записана микрокоманда B10 приема младшего байта Y в аккумулятор ЦПЭ. Если WR=0, то есть RD=1 (операция чтения), должна быть сформирована комбинация 0001, по которой произойдет переход к ячейке 0–1, где записана микрокоманда B14 чтения четвертого байта результата.

Если MSI=0 (нет выборки модуля), то на выходе формирователя должен быть код 1111, задающий переход к ячейке 0–15, что означает выполнение микрокоманды BI, ожидания обращения.

Анализ табл. 4.4 позволяет записать следующие выражения для выходов формирователя:

$$\bar{K}_7 = \overline{\text{MSI}} + \text{MSI} \cdot \overline{WR} \cdot \overline{AD2} \cdot \overline{AD1} \cdot \overline{AD0};$$

$$\bar{K}_6 = \overline{\text{MSI}} + \text{MSI} \cdot \overline{WR} \cdot \overline{AD2};$$

$$\bar{K}_5 = \overline{\text{MSI}} + \text{MSI} \cdot (\overline{WR} \cdot \overline{AD2} \cdot \overline{AD1} \cdot \overline{AD0} + \overline{WR} \cdot \overline{AD2} \cdot \overline{AD1} \cdot AD0 + \overline{WR} \cdot AD2 \cdot \overline{AD1} \cdot \overline{AD0});$$

$$\bar{K}_4 = \overline{\text{MSI}} + \text{MSI} \cdot (WR \cdot \overline{AD2} \cdot \overline{AD1} \cdot AD0 + \overline{WR} \cdot \overline{AD2} \cdot AD1 \cdot \overline{AD0} + \overline{WR} \cdot AD1 \cdot \overline{AD2} \cdot AD0).$$

Приведенные выражения можно упростить, и, с учетом того, что входы K₇–K₃ БИУ инверсные, они примут вид:

$$K_7 = \text{MSI} \cdot WR \cdot AD2;$$

$$K_6 = \overline{\text{MSI}} \cdot \overline{WR} \cdot \overline{AD2};$$

$$K_5 = \overline{\text{MSI}} \cdot \overline{WR} \cdot \overline{AD2} \cdot \overline{AD1} \cdot \overline{AD0} + \overline{WR} \cdot \overline{AD2} \cdot \overline{AD1} \cdot AD0;$$

$$K_4 = \overline{\text{MSI}} \cdot \overline{WR} \cdot \overline{AD2} \cdot AD0 + \overline{WR} \cdot \overline{AD2} \cdot AD1.$$

Схема формирователя, построенная в соответствии с этими выражениями приведена на рис. 4.13. Отметим, что состояние выходов K₃–K₀ БИУ в схеме модуля близоравнозначно, поэтому на них постоянно подан нулевой потенциал.

4.8.6. Формирователь шины K


Пять различных комбинаций на выходе формирователя задаются с помощью трехразрядного поля управления шиной K микрокоманды (MK₇ – MK₉). Кодировка комбинаций приведена в таблице на рис. 4.4, причем коды MK₇ – MK₉ подобраны таким образом, чтобы схема формирователя была простейшей.

Формирование номера ячейки перехода

Таблица 4.4

Адрес	Система			Номер ячейки перехода				Примечание
	WR	MSI	RS	K7	K6	K5	K4	
16%	AD ₂	AD ₁	AD ₀					
F0	0	0	0	1	0	0	0	уменьшение (R1)
F0	0	0	0	1	0	0	4	занес чистое
F1	0	0	1	0	0	0	0	уменьшение (R1)
F1	0	0	1	1	0	0	0	уменьшение (R1)
F2	0	1	0	1	0	1	1	уменьшение (R1)
F2	0	1	0	1	0	0	1	уменьшение (R1)
F3	0	1	1	0	1	0	1	уменьшение (R1)
F3	0	1	1	1	0	1	1	уменьшение (R1)
F4	1	0	0	1	0	0	1	уменьшение (R1)
F4	1	0	0	1	1	0	0	уменьшение (R1)
X	X	X	X	0	1	1	1	уменьшение (R1)

Схема формирования адреса перехода



В соответствии с таблицей, все входы к младшему байту массива ЦПЭ в 0, 1, 2, 3 управляются разрядом МК₉ микрокоманды. Все входы к старшему байту массива ЦПЭ в 4, 5, 6, 7, кроме К₇ ЦПЭ 7, управляются разрядом МК₈ микрокоманды. Вход К₇ ЦПЭ 7 управляется разрядом МК₇. Схема формирователя приведена на рис. 4.14.

С входов М в массив ЦПЭ считывается константа - 16 для задания количества циклов в операции умножения. В двоичной системе счисления в дополнительном коде число -16 записывается как 111111110000. Так как входы М инверсные, то они подаются комбинация 000000001111. На рис. 4.14 приведена также схема формирования входов М массива ЦПЭ.

4.8.7. Формирователь сигналов ЕД_{ст}

При чтении информации из модуля необходимо выдавать в буфер шины данных либо младший байт регистра, либо старший байт регистра. Причем, если выполняется операция чтения с адресами Р0, Р2, Р4, требуется передать младший байт, если с адресами Р1, Р3 – старший байт. Выбор байта осуществляется включением выходного буфера данных в соответствующей половине массива ЦПЭ. Следовательно, выходной буфер данных младшего байта массива ЦПЭ должен быть включен только при чтении из модуля с адресами Р0, Р2, Р4, то есть:

$$E_{D_{Mk}} = MS \cdot RD \cdot \bar{AD}$$

или (так как вход управления буфером инверсный):

$$\bar{E}_{D_{Mk}} = MS \cdot RD \cdot AD$$

Выходной буфер данных старшего байта массива ЦПЭ должен включаться при операциях чтения с адресами Р1, Р3. Следовательно,

$$E_{D_{st}} = MS \cdot RD \cdot AD = \bar{E}_{D_{Mk}}$$

Схема формирования сигналов управления выходным буфером массива ЦПЭ приведена на рис. 4.15.

При операциях записи младших байтов X и Y в ЦПЭ должна разрываться связь по сигналу переноса между младшим и старшим байтами ЦПЭ. Это необходимо для обнуления старшего байта аккумулятора при приеме в младший байт (см. микрофункцию LDI). Причем на выходе СТ старшего байта ЦПЭ должна быть 1.

Запись в младший байт (адреса Р0, Р2) происходит когда истинная комбинация

$$MS \cdot WR \cdot \bar{AD}2 \cdot \bar{AD}0$$


Тогда для входа СТ старшего байта ЦПЭ можно записать

$$CT = CO + MS \cdot WR \cdot \bar{AD}2 \cdot \bar{AD}0$$

Так как и вход СТ и выход CO ЦПЭ инверсные, предыдущее выражение удобно переписать в виде

$$CT = CO \cdot (MS \cdot WR \cdot \bar{AD}2 \cdot \bar{AD}0)$$

Формирование слова К и массива Унс



Унс	М1М2	М3М4	К1К2	К3К4	М1М2М3М4	М1М2К3К4	К1К2М3М4	К3К4М1М2
0000	0	0	0	0	0	0	0	0
0001	0	0	1	0	0	1	0	0
0010	0	0	0	1	0	0	1	0
0011	0	0	1	1	0	0	1	1
0100	0	1	0	0	0	0	0	0
0101	0	1	1	0	0	1	1	0
0110	0	1	0	1	0	0	1	1
0111	0	1	1	1	0	0	1	1
1000	1	0	0	0	0	0	0	0
1001	1	0	1	0	0	1	0	0
1010	1	0	0	1	0	0	1	0
1011	1	0	1	1	0	0	1	1
1100	1	1	0	0	0	0	0	0
1101	1	1	1	0	0	1	1	0
1110	1	1	0	1	0	0	1	1
1111	1	1	1	1	0	0	1	1

Рис. 4.14

Схема формирования СГ приведена также на рис. 4.15.

4.9. Оценка параметров синхронизирующего сигнала

Расчет периода и длительности тактового импульса выполним по методике из /4, 12, 21/. Для этого рассмотрим временную диаграмму выполнения микрокоманды, приведенную на рис. 4.16.

По переднему фронту синхроимпульса С формированный в БМУ соответствующим образом адрес следующей микрокоманды принимается в регистр адреса и с задержкой t_{co} появляется на выходе БМУ. Затем срабатывают элементы ЦЗУ и через время t_{nz5} на информационных выходах Д микросхем устанавливается новая микрокоманда. Семь разрядов поля управления операцией микрокоманды поступают на входы F массива ЦЭ, который начинает выполнять заданную микрофункцию. При этом наиболее важным является правильное формирование переноса. Выход переноса младшего (кулевого) ЦПЭ устанавливается с задержкой

$$t_1 = \max \{ t_{cf}, t_{co} + t_{cc} \},$$

где: t_{cf} - задержка сигнала СО относительно входов F ЦПЭ;

t_{co} - задержка выхода FQ БМУ относительно входов FC₃, FC₂;

t_{cc} - задержка сигнала СО относительно входа СГ ЦПЭ.

Далее происходит перенос через оставшиеся три микросхемы младшего байта массива ЦПЭ, время распространения составит $3 \times t_{cc}$. Через схему формирования сигнала СГ (задержка t_{fg}) перенос поступит на вход СГ старшего байта массива ЦПЭ и с задержкой $4 \times t_{cc}$ появится на выходе FI БМУ. Сигнал на выходе FG должен быть установлен не менее чем за t_{st} до появления заднего фронта синхроподчиняющего импульса. Следовательно, длительность тактового импульса должна быть не менее

$$t_{co} + t_{nz5} + t_1 + 3 \cdot t_{cc} + t_{fg} + 4 \cdot t_{cc} + t_{st}.$$

В соответствии со справочными данными (типичные значения):

$$t_{co} = 30 \text{ нс};$$

$$t_{nz5} = 70 \text{ нс};$$

$$t_1 = \max(43, 30 - 14) = 44 \text{ нс};$$

$$t_{cc} = 14 \text{ нс};$$

$$t_{fg} = 22 \text{ нс};$$

$$t_{st} = 5 \text{ нс}.$$

Тогда, длительность импульса $t_c \geq 269$ нс. Время паузы t_{wp} должно быть не менее 33 нс /21/. Таким образом, минимальный период тактовых импульсов $t_{cy} = 302$ нс, максимальная частота 3,3 мГц. При такой частоте производительность модуля составит 3 300 000 микрокоманд.

Цепи сдвига и переноса, управление
выходом данных массива ЦПЭ






Рис. 4.15

манд в секунду, а производительность по операциям умножения - нес-
колько 11000 оп/с.

Для получения тактовой частоты 3,3 МГц необходимо строить спе-
циальный генератор. Помимо отграничиться имеющимися тактовыми си-
гналами из шины микро-ЭВМ. Удобнее всего воспользоваться инверторной си-
гналом ϕ_1 . Его временные характеристики согласно /3/ составляют
(см. рис. 4.17, а):

$$t_{\text{чж}} = 500 \text{ нс};$$

$$t_{\text{вр}} = 116 \text{ нс};$$

$$t_c = 385 \text{ нс}.$$

Эти параметры удовлетворяют требованиям к синхросигналу модуля
умножения, однако производительность модуля снижается до 2 000 000
микрос operation в секунду. При этом операция умножения выполняется за
14 нс, что отвечает поставленным требованиям. Собственно схема
формирования синхросигнала представляет собой один мощный эле-
мент инвертора (рис. 4.17, б).

4.10. Формирование импульсного сигнала выборки

Формирователь адреса перехода выдает код на выходе команды ЕМУ
по импульсному сигналу выборки, длительность которого должна быть
достаточной для правильного формирования в ЕМУ адреса следующей ми-
крокоманды. Временная диаграмма формирования сигнала MST приведена
на рис. 4.17, а. Он должен появиться при поступлении сигнала MS,
но не менее, чем за время $t_{\text{чж}}$ до переднего фронта синхроимпульса.
После поступления переднего фронта синхроимпульса сигнал MST долж-
ен сохраняться не менее $t_{\text{чж}}$ наносекунд. Для ЕМУ эти времена со-
ставляют:

$$t_{\text{чж}} = 35 \text{ нс},$$

$$t_{\text{чж}} = 20 \text{ нс}.$$

С целью правильного формирования сигнала готовности потребуем, что-
бы MST завершался после поступления новой микрокоманды, то есть

$$t_2 = \max(t_{\text{чж}}, t_{\text{вр}} + t_{\text{чж}}) = 100 \text{ нс}.$$


Запуск одновибратора удобно осуществлять по заднему фронту синхро-
импульса при наличии сигнала MS. Тогда, длительность импульса
MST составит

$$T_{\text{MST}} = t_1 + t_2 = 116 \text{ нс} + 100 \text{ нс} = 216 \text{ нс}.$$

Для формирования MST воспользуемся микросхемой К155АГ3. Схе-
ма формирователя приведена на рис. 4.17, б. Одновибратор запускает-
ся задним фронтом сигнала

$$A = \overline{\text{MS}} \cdot C.$$

Красивый димитровский аукционный зал




$$t_{\text{у4}} = \max \{ t_{\text{у5}}, t_{\text{у6}}, t_{\text{у7}}, t_{\text{у8}}, t_{\text{у9}} \} = 4 \text{ мс},$$

$$t_{\text{у4}} > 302 \text{ мс}$$


$$t_{\text{у4}} = t_{\text{у5}} + t_{\text{у6}} + t_{\text{у7}} + t_{\text{у8}} + t_{\text{у9}} = t_{\text{у4}} + t_{\text{у5}} + t_{\text{у6}} + t_{\text{у7}} + t_{\text{у8}} + t_{\text{у9}} = t_{\text{у4}} + t_{\text{у5}} + t_{\text{у6}} + t_{\text{у7}} + t_{\text{у8}} + t_{\text{у9}} + t_{\text{у10}} + t_{\text{у11}} + t_{\text{у12}} + t_{\text{у13}} + t_{\text{у14}} + t_{\text{у15}} + t_{\text{у16}} + t_{\text{у17}} + t_{\text{у18}} + t_{\text{у19}} + t_{\text{у20}} + t_{\text{у21}} + t_{\text{у22}} + t_{\text{у23}} + t_{\text{у24}} + t_{\text{у25}} + t_{\text{у26}} + t_{\text{у27}} + t_{\text{у28}} + t_{\text{у29}} + t_{\text{у30}} + t_{\text{у31}} = t_{\text{у4}} + t_{\text{у5}} + t_{\text{у6}} + t_{\text{у7}} + t_{\text{у8}} + t_{\text{у9}} + t_{\text{у10}} + t_{\text{у11}} + t_{\text{у12}} + t_{\text{у13}} + t_{\text{у14}} + t_{\text{у15}} + t_{\text{у16}} + t_{\text{у17}} + t_{\text{у18}} + t_{\text{у19}} + t_{\text{у20}} + t_{\text{у21}} + t_{\text{у22}} + t_{\text{у23}} + t_{\text{у24}} + t_{\text{у25}} + t_{\text{у26}} + t_{\text{у27}} + t_{\text{у28}} + t_{\text{у29}} + t_{\text{у30}} + t_{\text{у31}}$$

Рис. 4.16

Формирователь MSI



а)



б)

а) к выбору длительности MSI

б) схема формирователя MSI

Рис. 4.17

Длительность импульса задается элементами R и C , расчет которых можно выполнить по формуле

$$T_{imp} = k \cdot R \cdot C \cdot (1 + 0.7/R), k = 0.28$$

(емкость в пикофарадах, сопротивление в килоомах, длительность в наносекундах).

Берем $R = 1\text{к}\Omega$. Тогда, для $T = 215$ нс, величина емкости составит 451 пФ. Примем конденсатор стандартного номинала 470 пФ, при этом длительность импульса будет 223 нс.

4. II. Формирователь сигнала готовности

Сигнал готовности модуля подается на линию XACK шины микро-ЭВМ и сообщает центральному процессору, что очередная операция чтения или записи модулем завершена и он готов к продолжению обмена. Следовательно, сигнал готовности должен сниматься на время приема информации в модуль или организации выдачи информации из модуля и на время выполнения операции умножения.

Временная диаграмма обмена байтом данных между модулем и центральным процессором микро-ЭВМ приведена на рис. 4.18, а (на примере старшего байта Σ). Микропроцессор 8080 выдает байт для записи на линии данных и устанавливает сигнал $IOWC$ (запись), по которому в модуле формируется сигнал выборки MS . Подача сигнала MS нет, модуль выполняет микрооперацию BI – ожидания обращения. С появлением MS , формируется MSI и код перехода, и в ЕМУ вырабатывается адрес микрокоманды BII приема в аккумулятор старшего байта множимого. Так как длительность С синхросигнала модуля выбрана 500 нс, ЦПЭ может не успеть принять байт в течение одного такта работы микропроцессора 8080. Следовательно, сигнал готовности на это время требуется снять. Восстановить его можно только после завершения микрокоманды BII. Таким образом, сигнал готовности должен сниматься при появлении сигнала MSI и восстанавливаться микрокомандой, следующей за микрокомандой приема или выдачи данных. Для этого в поле готовности микрокоманд B8, B9, B10, B11, B12, B14, B17 заносится код отсутствия сигнала готовности (N), см. табл. 4.3).

Схема формирования сигнала готовности выполнена на одном RS-триггере и приведена на рис. 4.18, б. Сброс триггера осуществляется сигналом MSI , который подан на R вход триггера. Установка в единицу тоиггера происходит при появлении высокого уровня в 21 разряде микрокоманды (поле готовности). Для подключения выхода триггера готовности к линии XACK применен буферный элемент с тремя состояниями. Управление выборкой буфера (составлено подключение

Формирование текущего состояния

Φ_1

T_1

T_2

T_{10}

T_3

T_4

T_5

T_6

T_7

T_8

T_9

T_{10}

T_{11}

T_{12}

T_{13}

T_{14}

T_{15}

T_{16}

T_{17}

T_{18}

T_{19}

T_{20}

T_{21}

T_{22}

T_{23}

T_{24}

T_{25}

T_{26}

T_{27}

T_{28}

T_{29}

T_{30}

T_{31}


T_{32}

T_{33}

T_{34}

T_{35}

T_{36}



- a) временные диаграммы приема стартового байта
- b) схема формирования текущего состояния XACK




Рис. 4.16

и линии ACK) осуществляется сигналом M_S : только когда модуль выбран, сигнал готовности подается на линии ACK .

4.12. Микропрограмма в двоичных ячейках

Для прошивки ПЗУ разработанная программа переписывается в двоичных кодах (см. табл. 4.5). В таблице приведен двоичный адрес каждой микрокоманды и ее двоичный 22-разрядный код.

Двоичный адрес получен простой заменой шестнадцатиричных номеров строки и столбца в табл. 4.3 их двоичными эквивалентами. Коды полей управления операцией ЦПЭ, управления адресом БМУ, управления флаговой логики записываются по соответствующим таблицам приложения и мнемоническим обозначениям в табл. 4.3. Код поля управленияшиной К формируется на основании таблицы, приведенной на рис. 4.14. В поле готовности записывается 1 при наличие сигнала готовности (R) и 0 – при отсутствие готовности (NR).

Для завершения разработки умногоитали необходимо решить следующие вопросы:

- с учетом нагрузочной способности выбрать элементы и составить принципиальную схему модуля;
- проработать конструкцию модуля и монтажные схемы;
- собрать макет модуля и выполнить его отладку;
- скорректировать микропрограмму, принципиальную и монтажную схемы.

Таблица 45

Микропрограмма в машинных кодах (Фрагмент)

Микрокоманда															
N ^o	Адрес	F ₆	F ₅	F ₄	F ₃	F ₂	F ₁	F ₀	шн	K	AC ₆	AC ₅	AC ₄	AC ₃	
1	старт	0	1	2	3	4	5	6	7	8	0	10	11	12	13
2	0000000000000000	0	0	0	0	0	0	0	0	0	0	0	0	0	0
3	0000000000000001	0	0	0	0	0	0	0	0	0	1	0	0	0	0
4	0000000000000010	0	0	0	0	0	0	0	0	0	1	1	0	0	0
5	0000000000000011	0	0	0	0	0	0	0	0	0	1	1	1	0	0
6	00000000000000111	0	0	0	0	0	0	0	0	0	1	1	1	1	0
7	000000000000001111	0	0	0	0	0	0	0	0	0	1	1	1	1	1
8	0000000000000011111	0	0	0	0	0	0	0	0	0	1	1	1	1	1
9	00000000000000111111	0	0	0	0	0	0	0	0	0	1	1	1	1	1
10	000000000000001111111	0	0	0	0	0	0	0	0	0	1	1	1	1	1
11	0000000000000011111111	0	0	0	0	0	0	0	0	0	1	1	1	1	1
12	00000000000000111111111	0	0	0	0	0	0	0	0	0	1	1	1	1	1
13	000000000000001111111111	0	0	0	0	0	0	0	0	0	1	1	1	1	1
14	0000000000000011111111111	0	0	0	0	0	0	0	0	0	1	1	1	1	1
15	00000000000000111111111111	0	0	0	0	0	0	0	0	0	1	1	1	1	1
16	000000000000001111111111111	0	0	0	0	0	0	0	0	0	1	1	1	1	1
17	0000000000000011111111111111	0	0	0	0	0	0	0	0	0	1	1	1	1	1
18	00000000000000111111111111111	0	0	0	0	0	0	0	0	0	1	1	1	1	1
19	000000000000001111111111111111	0	0	0	0	0	0	0	0	0	1	1	1	1	1
20	0000000000000011111111111111111	0	0	0	0	0	0	0	0	0	1	1	1	1	1
21	00000000000000111111111111111111	0	0	0	0	0	0	0	0	0	1	1	1	1	1
22	000000000000001111111111111111111	0	0	0	0	0	0	0	0	0	1	1	1	1	1
23	0000000000000011111111111111111111	0	0	0	0	0	0	0	0	0	1	1	1	1	1
24	00000000000000111111111111111111111	0	0	0	0	0	0	0	0	0	1	1	1	1	1
25	000000000000001111111111111111111111	0	0	0	0	0	0	0	0	0	1	1	1	1	1
26	0000000000000011111111111111111111111	0	0	0	0	0	0	0	0	0	1	1	1	1	1
27	00000000000000111111111111111111111111	0	0	0	0	0	0	0	0	0	1	1	1	1	1