Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс: http://ea.donntu.edu.ua:8080/jspui/handle/123456789/8685
Полная запись метаданных
Поле DCЗначениеЯзык
dc.contributor.authorЛадыженский Ю.В.-
dc.contributor.authorТесленко Г.А.-
dc.date.accessioned2012-03-14T19:09:17Z-
dc.date.available2012-03-14T19:09:17Z-
dc.date.issued2006-05-
dc.identifier.citationLadyzhensky Y.V., Teslenko G.A. Hardware methods to increase of algorithms for distributed logic simulation. // Proceeding of IEEE East-West Design & Test Workshop (EWDTW’06). Sochi, September 15-19, 2006. 484p. –pp.385en_US
dc.identifier.otherУДК 681.3-
dc.identifier.urihttp://ea.donntu.edu.ua/handle/123456789/8685-
dc.description.abstractThe subject of research is methods of hardware implementation of synchronization algorithms for a distributed logical simulation. The main idea is a creation of a structural model from a set of functional units. This provides equivalent mapping algorithms for a computational processes and data processing operations.en_US
dc.publisherХарьковский национальный университет радиоэлектроникиen_US
dc.subjectdistributed logic simualtionen_US
dc.subjecthardware accelerationen_US
dc.titleHardware methods to increase of algorithms for distributed logic simulationen_US
Располагается в коллекциях:Публікації у збірниках праць конференцій

Файлы этого ресурса:
Файл Описание РазмерФормат 
EWDTW'06_Teslenko Sochi 2006.pdf70,64 kBAdobe PDFПросмотреть/Открыть


Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.