Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс: http://ea.donntu.edu.ua:8080/jspui/handle/123456789/4305
Название: Оптимизация схем композиционных микропрограммных устройств управления, реализуемых на ПЛИС
Авторы: Баркалов, А.А.
Титаренко, Л.А.
Ефименко, К.Н.
Ключевые слова: CMCU
FPGA
optimization
microinstruction addressing
Дата публикации: 2011
Издательство: Кибернетика и системный анализ
Библиографическое описание: Баркалов А.А., Титаренко Л.А., Ефименко К.Н. Оптимизация схем композиционных микропрограммных устройств управления, реализуемых на ПЛИС/Кибернетика и системный анализ. – 2011. - №1. - С.179-188.
Краткий осмотр (реферат): Предложены два метода адресации микрокоманд при интерпретации алго-ритма управления композиционными микропрограммными устройствами управления (КМУУ). Метод уточненной адресации позволяет однозначно иден-тифицировать выходы операторных ли-нейных цепей (ОЛЦ) минимальным чис-лом адресных разрядов. Метод опти-мальной адресации ориентирован на представлении классов псевдоэквива-лентных ОЛЦ минимальным числом обобщенных интервалов кодирующего пространства. Приведены примеры для каждого из предложенных методов. Оба метода позволяют уменьшить число элементов табличного типа в схеме КМУУ по сравнению со схемой для базо-вой структуры. В большинстве случаев уменьшение аппаратурных затрат со-провождается и уменьшением времени такта КМУУ.
Описание: Two methods are proposed for microinstruction addressing when a control algorithm is inter-preted by a compositional microprogram control unit (CMCU). The method of refined addressing permits one-to-one identification of outputs of operational linear chains (OLC) by the minimal number of address bits. The method of optimal addressing allows representation of classes of pseudoequivalent OLC by the minimal numbers of generalized intervals of the coding space. The examples of proposed methods application are given. Both methods allow reduction for the num-ber of LUT elements in CMCU logic circuit in comparison with its base structure. In the major-ity of cases the hardware reduction is accompa-nied by the cycle time reduction.
URI (Унифицированный идентификатор ресурса): http://ea.donntu.edu.ua/handle/123456789/4305
Располагается в коллекциях:Статті кафедри обчислювальної математики і програмування

Файлы этого ресурса:
Файл Описание РазмерФормат 
Статья_Ефименко2.pdf131,06 kBAdobe PDFПросмотреть/Открыть


Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.