Донецький національний технічний університет
Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
https://ea.donntu.edu.ua/jspui/handle/123456789/4305| Назва: | Оптимизация схем композиционных микропрограммных устройств управления, реализуемых на ПЛИС |
| Автори: | Баркалов, А.А. Титаренко, Л.А. Ефименко, К.Н. |
| Ключові слова: | CMCU FPGA optimization microinstruction addressing |
| Дата публікації: | 2011 |
| Видавництво: | Кибернетика и системный анализ |
| Бібліографічний опис: | Баркалов А.А., Титаренко Л.А., Ефименко К.Н. Оптимизация схем композиционных микропрограммных устройств управления, реализуемых на ПЛИС/Кибернетика и системный анализ. – 2011. - №1. - С.179-188. |
| Короткий огляд (реферат): | Предложены два метода адресации микрокоманд при интерпретации алго-ритма управления композиционными микропрограммными устройствами управления (КМУУ). Метод уточненной адресации позволяет однозначно иден-тифицировать выходы операторных ли-нейных цепей (ОЛЦ) минимальным чис-лом адресных разрядов. Метод опти-мальной адресации ориентирован на представлении классов псевдоэквива-лентных ОЛЦ минимальным числом обобщенных интервалов кодирующего пространства. Приведены примеры для каждого из предложенных методов. Оба метода позволяют уменьшить число элементов табличного типа в схеме КМУУ по сравнению со схемой для базо-вой структуры. В большинстве случаев уменьшение аппаратурных затрат со-провождается и уменьшением времени такта КМУУ. |
| Опис: | Two methods are proposed for microinstruction addressing when a control algorithm is inter-preted by a compositional microprogram control unit (CMCU). The method of refined addressing permits one-to-one identification of outputs of operational linear chains (OLC) by the minimal number of address bits. The method of optimal addressing allows representation of classes of pseudoequivalent OLC by the minimal numbers of generalized intervals of the coding space. The examples of proposed methods application are given. Both methods allow reduction for the num-ber of LUT elements in CMCU logic circuit in comparison with its base structure. In the major-ity of cases the hardware reduction is accompa-nied by the cycle time reduction. |
| URI (Уніфікований ідентифікатор ресурсу): | http://ea.donntu.edu.ua/handle/123456789/4305 |
| Розташовується у зібраннях: | Статті кафедри обчислювальної математики і програмування |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| Статья_Ефименко2.pdf | 131,06 kB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.