Please use this identifier to cite or link to this item: http://ea.donntu.edu.ua:8080/jspui/handle/123456789/3712
Title: Синтез управляющего автомата по вертикализованной граф-схеме алгоритма
Authors: Баркалов
Зеленева
Бойков
Issue Date: 8-Jan-2012
Abstract: Как правило, произвольная логика систем на кристалле реализуется по технологии FPGA (field programmable gate array), для которых характерно использование логических элементов табличного типа (LUT, look-up table), имеющих 3-5 входов. Такое ограничение на число входов вызывает необходимость функциональной декомпозиции булевых функций, задающих закон функционирования УА. Для улучшения качества схемы (уменьшения числа LUT и увеличения быстродействия) целесообразно уменьшить число аргументов, от которых зависит функция. В настоящей работе предлагается метод, позволяющий решить эту задачу при реализации УА как микропрограммного автомата Мили. Метод основан на вертикализации исходной граф-схемы алгоритма (ГСА), при котором каждая операторная вершина включает не более одной микрооперации.
URI: http://ea.donntu.edu.ua/handle/123456789/3712
Appears in Collections:Наукові публікації кафедри комп'ютерної інженерії

Files in This Item:
File Description SizeFormat 
ART-USIM-05(12).DOC227,5 kBMicrosoft WordView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.