Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс: http://ea.donntu.edu.ua:8080/jspui/handle/123456789/3712
Название: Синтез управляющего автомата по вертикализованной граф-схеме алгоритма
Авторы: Баркалов
Зеленева
Бойков
Дата публикации: 8-янв-2012
Краткий осмотр (реферат): Как правило, произвольная логика систем на кристалле реализуется по технологии FPGA (field programmable gate array), для которых характерно использование логических элементов табличного типа (LUT, look-up table), имеющих 3-5 входов. Такое ограничение на число входов вызывает необходимость функциональной декомпозиции булевых функций, задающих закон функционирования УА. Для улучшения качества схемы (уменьшения числа LUT и увеличения быстродействия) целесообразно уменьшить число аргументов, от которых зависит функция. В настоящей работе предлагается метод, позволяющий решить эту задачу при реализации УА как микропрограммного автомата Мили. Метод основан на вертикализации исходной граф-схемы алгоритма (ГСА), при котором каждая операторная вершина включает не более одной микрооперации.
URI (Унифицированный идентификатор ресурса): http://ea.donntu.edu.ua/handle/123456789/3712
Располагается в коллекциях:Наукові публікації кафедри комп'ютерної інженерії

Файлы этого ресурса:
Файл Описание РазмерФормат 
ART-USIM-05(12).DOC227,5 kBMicrosoft WordПросмотреть/Открыть


Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.