Please use this identifier to cite or link to this item: http://ea.donntu.edu.ua:8080/jspui/handle/123456789/2860
Full metadata record
DC FieldValueLanguage
dc.contributor.authorБаркалов, А.А.-
dc.contributor.authorЦололо, С.А.-
dc.date.accessioned2011-12-05T14:29:39Z-
dc.date.available2011-12-05T14:29:39Z-
dc.date.issued2008-
dc.identifier.urihttp://ea.donntu.edu.ua/handle/123456789/2860-
dc.description.abstractMethod of Moore’s circuit optimization is proposed. The method is based on use of free outputs EMB blocks for representation the codes of classes of pseudoequivalent states. The proposed approach allows to reduce number of PAL macrocells in Moore FSM without decrease of digital system performance. The carried out researches have shown that the method reduces hardware expenses up to 28%.en_US
dc.relation.ispartofseriesНаучные труды ДонНТУ. Серия "Вычислительная техника и автоматизация". Выпуск 15 (130), 2008;-
dc.subjectPALen_US
dc.subjectCPLDen_US
dc.subjectмакроячейкаen_US
dc.subjectМПАen_US
dc.subjectМураen_US
dc.subjectуменьшениеen_US
dc.subjectаппаратурныеen_US
dc.subjectзатратыen_US
dc.titleУменьшение аппаратурных затрат в схеме МПА Мура при реализации на CPLDen_US
Appears in Collections:Наукові публікації кафедри комп'ютерної інженерії

Files in This Item:
File Description SizeFormat 
2008, 12 (Donetsk, VTA).pdf8,97 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.