Донецький національний технічний університет
Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
https://ea.donntu.edu.ua/jspui/handle/123456789/2860| Назва: | Уменьшение аппаратурных затрат в схеме МПА Мура при реализации на CPLD |
| Автори: | Баркалов, А.А. Цололо, С.А. |
| Ключові слова: | PAL CPLD макроячейка МПА Мура уменьшение аппаратурные затраты |
| Дата публікації: | 2008 |
| Серія/номер: | Научные труды ДонНТУ. Серия "Вычислительная техника и автоматизация". Выпуск 15 (130), 2008; |
| Короткий огляд (реферат): | Method of Moore’s circuit optimization is proposed. The method is based on use of free outputs EMB blocks for representation the codes of classes of pseudoequivalent states. The proposed approach allows to reduce number of PAL macrocells in Moore FSM without decrease of digital system performance. The carried out researches have shown that the method reduces hardware expenses up to 28%. |
| URI (Уніфікований ідентифікатор ресурсу): | http://ea.donntu.edu.ua/handle/123456789/2860 |
| Розташовується у зібраннях: | Наукові публікації кафедри комп'ютерної інженерії |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| 2008, 12 (Donetsk, VTA).pdf | 8,97 MB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.