Донецький національний технічний університет
Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
https://ea.donntu.edu.ua/jspui/handle/123456789/2859| Назва: | Уменьшение аппаратурных затрат схемы МПА Мура при реализации в базисе CPLD |
| Автори: | Цололо, С.А. |
| Ключові слова: | МПА Мура CPLD схема автомат уменьшение аппаратурные затраты |
| Дата публікації: | 2008 |
| Серія/номер: | Научные труды ДонНТУ. Серия "Информатика, кибернетика и вычислительная техника". Выпуск 9 (132), 2008; |
| Короткий огляд (реферат): | Method of Moore’s circuit optimization is proposed. Method based on features of CPLD architecture and Moore’s FSM model. An example of application of proposed method is given. |
| URI (Уніфікований ідентифікатор ресурсу): | http://ea.donntu.edu.ua/handle/123456789/2859 |
| Розташовується у зібраннях: | Наукові публікації кафедри комп'ютерної інженерії |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| 2008, 03 (Donetsk, PMI).pdf | 2,35 MB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.