Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс: http://ea.donntu.edu.ua:8080/jspui/handle/123456789/2859
Название: Уменьшение аппаратурных затрат схемы МПА Мура при реализации в базисе CPLD
Авторы: Цололо, С.А.
Ключевые слова: МПА
Мура
CPLD
схема
автомат
уменьшение
аппаратурные
затраты
Дата публикации: 2008
Серия/номер: Научные труды ДонНТУ. Серия "Информатика, кибернетика и вычислительная техника". Выпуск 9 (132), 2008;
Краткий осмотр (реферат): Method of Moore’s circuit optimization is proposed. Method based on features of CPLD architecture and Moore’s FSM model. An example of application of proposed method is given.
URI (Унифицированный идентификатор ресурса): http://ea.donntu.edu.ua/handle/123456789/2859
Располагается в коллекциях:Наукові публікації кафедри комп'ютерної інженерії

Файлы этого ресурса:
Файл Описание РазмерФормат 
2008, 03 (Donetsk, PMI).pdf2,35 MBAdobe PDFПросмотреть/Открыть


Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.