Донецький національний технічний університет
Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
https://ea.donntu.edu.ua/jspui/handle/123456789/15910| Назва: | СТРУКТУРНЫЙ МЕТОД УЧЕТА ВРЕМЕННЫХ ЗАДЕРЖЕК ПРИ ЛОГИЧЕСКОМ МОДЕЛИРОВАНИИ МОП-СТРУКТУР НА ПЕРЕКЛЮЧАТЕЛЬНОМ УРОВНЕ |
| Інші назви: | Structural method of the account of delays for logic simulation of MOS-structures at a switching level. |
| Автори: | Андрюхин, А.И. Терещук, Д.С. Andruckin, A.I. Tereshuk, D.S. |
| Ключові слова: | Structural method the delays of transistors Structural method Транзисторы Структурный метод задержки транзисторов |
| Дата публікації: | 2002 |
| Видавництво: | ДонНТУ |
| Бібліографічний опис: | Наукові праці Донецького національного технічного університету, серія «Інформатика, кібернетика та обчислювальна техніка»,випуск 39, Донецк, ДонНТУ, 2002 |
| Опис: | The transistors which are added into the device to simulate the different kind delays are described. Structural method is to suggested to be used for switch-level simulation of MOS structures taking into account the delays of transistors. |
| URI (Уніфікований ідентифікатор ресурсу): | http://ea.donntu.edu.ua/handle/123456789/15910 |
| Розташовується у зібраннях: | Випуск 39 |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| 14-20.pdf | 4,39 MB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.