Исследование и анализ современных методов динамической верификации hdl-проектов цифровых устройств

Abstract

В данной статье рассматриваются наиболее известные методы динамической верификации HDL-проектов цифровых устройств (ЦУ), применяемые ведущими компаниями в области автоматизации проектирования ЦУ. По каждому методу проведен обзорный анализ, выявлены недостатки и преимущества использования того или иного метода верификации. С целью подтверждения характеристик данных методов был произведен ряд экспериментов по верификации одного и того же проекта различными методами, были запротоколированы данные о производительности, которые позволяют судить о целесообразности применения конкретного метода при отладке проектов ЦУ. Данная работа была выполнена в ходе научного сотрудничества между ДонНТУ и Aldec- Poland, ведущей компанией в области верификации ЦУ.