Генетический подход проверки эквивалентности последовательностных схем

Abstract

При проектировании современных цифровых схем перед разработчиком часто возникает задача верификации эквивалентности двух схем, что связано с применением различных оптимизационных процедур. В данной статье предлагается алгоритм решения данной задачи, основанный на генетическом программировании. Приведены результаты экспериментов на схемах ISCAS-89, показывающие эффективность предложенного подхода Під час проектування сучасних цифрових пристроїв перед розробником часто постає проблема верифікації еквівалентності двох схем Це пов’язано, перед усім, із використанням різноманітних оптимізуючих процедур. В даній статі запропоновано алгоритм рішення такої задачі, заснований на генетичному програмуванні. Наведено результати машинних експериментів на схемах ISCAS-89, що доводять ефективність запропонованого підходу. Under the life cycle of the development of the modern digital circuits a problem of verification of two circuits is arise. It is caused, for example, by using several optimization procedures. In this paper a genetic algorithm of solving this problem is proposed. Reported experimental results on the ISCAS-89 benchmarks confirm the efficient of the proposed algorithm.