Донецкий национальный технический университет
Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс:
http://ea.donntu.edu.ua:8080/jspui/handle/123456789/3706Полная запись метаданных
| Поле DC | Значение | Язык |
|---|---|---|
| dc.contributor.author | BARKALOV, A.A. | - |
| dc.contributor.author | ZELENYOVA, I.Y. | - |
| dc.contributor.author | LAVRIK, A.S. | - |
| dc.date.accessioned | 2012-01-08T12:05:16Z | - |
| dc.date.available | 2012-01-08T12:05:16Z | - |
| dc.date.issued | 2012-01-08 | - |
| dc.identifier.uri | http://ea.donntu.edu.ua/handle/123456789/3706 | - |
| dc.description.abstract | The method of hardware reduction is proposed which is oriented on compositional micro-program control units and PAL-based CPLD chips. The method is based on a wide fan-in of PAL macrocells allowing using more than one source of microinstruction address. Such ap-proach permits to minimize the number of PAL macrocells used for transformation of micro-instruction address. Conditions for this method’ application and example of its application are given. The results of experiments are shown. | en_US |
| dc.language.iso | en | en_US |
| dc.subject | compositional microprogram control unit | en_US |
| dc.subject | operational linear chain | en_US |
| dc.subject | microinstruction | en_US |
| dc.subject | address transformation | en_US |
| dc.title | OPTIMIZATION OF MICROPROGRAM CONTROL UNIT BASED ON CPLD FEATURES | en_US |
| dc.type | Article | en_US |
| Располагается в коллекциях: | Наукові публікації кафедри комп'ютерної інженерії | |
Файлы этого ресурса:
| Файл | Описание | Размер | Формат | |
|---|---|---|---|---|
| A.A. BARKALOV, I.Y. ZELENYOVA, A.S. LAVRIK.doc | 535,5 kB | Microsoft Word | Просмотреть/Открыть |
Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.