Донецкий национальный технический университет
Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс:
http://ea.donntu.edu.ua:8080/jspui/handle/123456789/15910| Название: | СТРУКТУРНЫЙ МЕТОД УЧЕТА ВРЕМЕННЫХ ЗАДЕРЖЕК ПРИ ЛОГИЧЕСКОМ МОДЕЛИРОВАНИИ МОП-СТРУКТУР НА ПЕРЕКЛЮЧАТЕЛЬНОМ УРОВНЕ |
| Другие названия: | Structural method of the account of delays for logic simulation of MOS-structures at a switching level. |
| Авторы: | Андрюхин, А.И. Терещук, Д.С. Andruckin, A.I. Tereshuk, D.S. |
| Ключевые слова: | Structural method the delays of transistors Structural method Транзисторы Структурный метод задержки транзисторов |
| Дата публикации: | 2002 |
| Издательство: | ДонНТУ |
| Библиографическое описание: | Наукові праці Донецького національного технічного університету, серія «Інформатика, кібернетика та обчислювальна техніка»,випуск 39, Донецк, ДонНТУ, 2002 |
| Описание: | The transistors which are added into the device to simulate the different kind delays are described. Structural method is to suggested to be used for switch-level simulation of MOS structures taking into account the delays of transistors. |
| URI (Унифицированный идентификатор ресурса): | http://ea.donntu.edu.ua/handle/123456789/15910 |
| Располагается в коллекциях: | Випуск 39 |
Файлы этого ресурса:
| Файл | Описание | Размер | Формат | |
|---|---|---|---|---|
| 14-20.pdf | 4,39 MB | Adobe PDF | Просмотреть/Открыть |
Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.